JPS5880740A - Microprogram controller - Google Patents

Microprogram controller

Info

Publication number
JPS5880740A
JPS5880740A JP17931681A JP17931681A JPS5880740A JP S5880740 A JPS5880740 A JP S5880740A JP 17931681 A JP17931681 A JP 17931681A JP 17931681 A JP17931681 A JP 17931681A JP S5880740 A JPS5880740 A JP S5880740A
Authority
JP
Japan
Prior art keywords
counter
register
registers
microprogram
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17931681A
Other languages
Japanese (ja)
Inventor
Masanobu Watanabe
渡邊 正信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP17931681A priority Critical patent/JPS5880740A/en
Publication of JPS5880740A publication Critical patent/JPS5880740A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30007Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30032Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

PURPOSE:To realize an effective data transfer process during a stack operation, by adding a register selecting counter to a control part and therefore using all registers for the stack operation to attain both a pop operation and a push operation with an instruction. CONSTITUTION:A microprogram controller is provided with a control part 1, register part 2 and arithmetic part 3. The control part 1 includes a microprogram storage part 10, microprogram decoding part 11, adders 13 and 14, and a counter 12. The register part 2 includes selecting parts 21-23 and registers 24- 26. The counter 12 is controlled by a program instruction decoded at the part 1, and the registers 24-26 are selected by the counter 12. Thus both a pop operation and a push operation are realized with just an instruction and with the selection of the registers 24-26. In such a way, an effective data transfer process is ensured in a stack operation mode.

Description

【発明の詳細な説明】 本発明は、マイクロプログラムにより制@Iき7Lる清
報処理装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a news processing device controlled by a microprogram.

従来、情報処理システムの中央処理装置におけるレジス
タi住、11固bシ<v、E121固のスタック専用レ
ジスタと、曲漱スタック演県にはに用Cきない複数の汎
用レジスタから構成d(していた。この方式でtよ、ス
タック酸iを実現する。tめVこは、FJu記のスタッ
ク専用レジスタと主記憶装置−Eのメモリを1更用しな
ければならず、中央処理装置と主記憶装置間でデータの
転送を必ず必〕妥とし1t0−力、近年情報処理システ
ムに、Bいて、1−構造の探索や、逆ボリシ、衣記され
た散f(の笑竹二〒で必要となるスタック演算が急増し
てきた。
Conventionally, the central processing unit of an information processing system consists of registers dedicated to the stack, i, 11, b, and E121, and a plurality of general-purpose registers that are not used for the stack function. In this way, stack acid i is realized. This requires the use of the stack-dedicated register in FJu and the memory of the main storage device E, and the central processing unit and The transfer of data between main memory devices is absolutely necessary, and in recent years information processing systems have been used to explore structural structures, The number of stack operations required has increased rapidly.

しかしながら、141)述のスタ、り専用1/ンスタ方
式では、スタック専用レジスタの個数が、スタ。
However, in the stack-dedicated 1/in-star method described in 141), the number of stack-dedicated registers is limited to the number of stack-dedicated registers.

り偵Jli[VC必要Ifレジスタ数より少1.【いた
め、主tdfjii装置のメモリを1史出してこの不足
イヒ曲っていた。
[If the number of VC required registers is less than 1. [Because of this, I took out the memory of the main TDFJII device for a while and was worried about this shortage.

これにより、スタック演算の夷行笛円mv′c夫灯でき
ないという欠点があった。
As a result, there is a drawback in that stack calculation cannot be performed in a continuous manner.

本発明の目的は、このようなに来の入点イ〔除去せしめ
て、スタック直算のために必快と塙I′1.口中央処理
装置と主記憶装置i向のデータ転送を回避するか、又は
その転送回数をできるだけ少ri < L、スタックy
L算処理を効率的に実現できるマイクロブーグラム制御
装置j1を提供することにある。
The purpose of the present invention is to eliminate such an input point I'1, which is necessary for direct stack calculation. Avoid data transfer between the central processing unit and the main memory i, or reduce the number of transfers as much as possible ri < L, stack y
The object of the present invention is to provide a microboogram control device j1 that can efficiently implement L calculation processing.

本発明ICよnは、調認のレジスタ7)λらff /J
レジスタ部(!−任し、演匁部との間のデータ転Jム・
tマイりpプログラム命令により制御する演算システム
において、前記レジスタの選択を、前記マイクルプログ
ラム命令により制御ざ皿洗るカウンタの内容により行な
うことを特徴とするマイクロプルグラム制、l1iII
装置lが潜られる。
The IC of the present invention is an adjustment register 7) λ et ff /J
Data transfer between the register section (!-) and the performance section.
In the arithmetic system controlled by the microprogram instruction, the selection of the register is performed based on the contents of a counter that is controlled by the microprogram instruction, l1iII
The device l is submerged.

以下、不発明について実施例を示す図面を参+iiして
説明する。
Hereinafter, the invention will be explained with reference to the drawings showing embodiments.

第1図は本発明の一実施例を不す構成図であり、本発明
のマイクロプログラム制@ *’i it +’:t、
1bll 飾部l、レジスタ部2、演錐部3から構成さ
a、制岬凶11Qよ、マイクル2′μグラム6己イ、i
a部10.マイクルプルグラム碩令、−眸読部11、カ
ウンタ12 ypら成り、レジスタ部2は選択部21〜
23、レジスタ24〜26からそれぞれ構成さiLるこ
七をボす。
FIG. 1 is a block diagram showing one embodiment of the present invention, and shows the microprogram system of the present invention @ *'i it +':t,
1bll Consisting of decorative part l, register part 2, and cone part 3a, cape cape 11Q, microphone 2'μgram 6kii, i
a part 10. The register section 2 consists of a microcomputer program, a reading section 11, and a counter 12. The register section 2 includes a selection section 21 to
23, registers 24 to 26 respectively constitute iL 7.

まず、本発明のマイクロプログラムll11」同装置に
ついて械dする。
First, the microprogram 111 of the present invention is installed on the device.

制御扉lのマイクロプログラム命令解読部11は、マイ
クpブρグラム11己↑息川ti o、のらマーfりμ
プルグラム−幀令19七取り出し、。の命令が、レジス
タの内容に関する4脚処理で、あり、カウンタ12の内
容によるレジスタ選択を行なう命令(以[、この命令を
レジスタ選択演4命令と呼ぶ)かどうか全マイクロブー
グラム命令19の命令フィールド111より判断する。
The microprogram instruction decoder 11 of the control door 1 reads the microphone p program 11 self ↑ Ikugawa ti o, Norama f r μ
Purgram - Extracted Ordinance 197. This instruction is a 4-leg process related to the contents of a register, and whether the instruction selects a register according to the contents of the counter 12 (hereinafter referred to as the register selection operation 4 instruction) or not, all microboo program instructions 19 Judgment is made based on field 111.

もし、その命’、’r19がレジスタ選択演算命令であ
る時は、マイクロプルグラム給金19の0フイールド1
13かまた0J、Dフィールド114で指定されるペー
スレジスタの値と、カウンタ12の帥を、θ11算器1
3または14で加算した値に基づきレジスタ24〜26
の選択全行なう。この時Bフィールド113とDフィー
ルド114のどちらを取出すかの決定tよ、命令フィー
ルド111の内容で行なわれる。−ガ、Aフィールド1
12により、カウンタ12の内容とは独立に、レジスタ
選択指定を行な5ことができる。
If the instruction ', 'r19 is a register selection operation instruction, the 0 field 1 of the microprogram feed 19
13 or 0J, the value of the pace register specified by the D field 114 and the head of the counter 12 are input to the θ11 calculator 1.
Registers 24 to 26 based on the value added in 3 or 14
Make all selections. At this time, the decision as to which of the B field 113 and the D field 114 is to be taken out is made based on the contents of the command field 111. - moth, A field 1
12 allows register selection to be specified independently of the contents of the counter 12.

ペースレジスタの値ケBフィールド113から取り出す
とさけ、選択部B22が、〆WWB2の鼠算処理の入力
データとして、Bフィールド113とカウンタ12の内
容により決定されるレジスタの内容を選択することを意
味する。一方、ペースレジスタのイ―をDフィールドか
ら取出すときは、選択部D21が、演算部3での演、J
4[結果の出力データを設定すべきレジスタが、Dフィ
ールド114とカウンタ12の内容により選択さIl、
心。rなゎち、選択部A23、選択部B22は、指定さ
Iしたあるレジスタ24〜26の内容を読みr(Qりそ
のデータを0IJII部3に転送するものであり、選択
部D21は、指定されたあるレジスタ24〜26に、演
算部3の結果データを設定するものである。
If the value of the pace register is taken out from the B field 113, this means that the selection unit B22 selects the contents of the register determined by the contents of the B field 113 and the counter 12 as input data for the calculation process of WWB2. do. On the other hand, when taking out the E of the pace register from the D field, the selection section D21 selects the operation in the calculation section 3, J
4 [The register in which the resulting output data is to be set is selected by the contents of the D field 114 and the counter 12,
heart. In other words, the selection unit A23 and the selection unit B22 read the contents of a specified register 24 to 26 and transfer the data to the specified register 3. The result data of the arithmetic unit 3 is set in certain registers 24-26.

カウンタ12の値は、カウンタ変更フィールド115に
よりi6制御される。つまり、カウンタ変更フィールド
115の値が、その時点のカウンタ12の値に加護さル
新たなカウンタ値となる。
The value of counter 12 is i6 controlled by counter change field 115. In other words, the value in the counter change field 115 becomes a new counter value based on the value of the counter 12 at that time.

以上が、本発明のマイクロプログラム、1IIII41
装置1のi略的説明である。
The above is the microprogram of the present invention, 1III41
1 is a schematic description of the device 1;

次VC1このマイクルプログラム制卸装置によりスタッ
ク演算がどのようにして実現される。す)の詳細な説明
を行なう。
Next VC1 How is stack operation realized by this microprogram control device? We will provide a detailed explanation of

まず、第2図(a) 、 jb) 、 (c) 、 l
d)を使って、スタ。
First, Figure 2 (a), jb), (c), l
Use d) to star.

り演算を1i11.明す、6゜ スタック演J!l[vよ、現時点のスタックの先頭のも
の、−5− を取り出tポツプ演Jli[(第2図(C)のデータX
を取り第2図(d)とする演算)と、現時点のスタック
の先端のものの上に新たにデータを加えるブツシュ演算
(第2図(b)にデータXをYの先に加えて第2図IC
)とする演S)からなる。これらポツプ演算とブツシュ
演算は、本発明のマイクpプμグラム制#装置を使って
次のように実現される。
The calculation is 1i11. Tomorrow, 6° stack performance J! l [v, the top of the stack at the current time, -5- is taken out t pop operation Jli [(data X in Figure 2 (C)
2(d)), and a bushing operation that adds new data to the top of the current stack (by adding data IC
) and S). These pop operations and bush operations are realized as follows using the microphone p-gram system of the present invention.

まず、初期状態として、カウンタ12i(0が設定され
、Bフィールド113と1)フィールド114でス 指定されるペースレジスタは、し:)−Xiりf1号l
のレジスタ24とするため、Bフィールド113とDフ
ィールド114のいずれにも0(0−レジスタ1(を号
−1)が設定される。この時、あるデータZeスタック
にカロえるブツシュ命令は、D7.、−ルド114Wこ
Ot、カウンタ変更フィールド115に1をそれぞれ設
定することにより実現される。すなわち、この指定のF
で、まず、1)フィールド114のm (0)が、Dバ
ス54.(/cより、またカウンタ変更フィールド11
5の値(1) ’i ’lAi算したカウンター(1)
かカウンタ値取出し線56.によりそれぞれ朋1#器6
− 14に転送され、加算器14はこの加鯖結果(l=0+
1 )を、Dバス54□ を通して選択部D21に転送
する。選択部D21は、この値(1)に基づきレジスタ
24を@訳し、演体郡3よりDバス54、を通して受は
取ったデータ2をこのレジスタ24に設定する、(第2
図の(、)となる)同様、/(: 、カウンタ変更フィ
ールド115に1を設定し、カラ/り12の値・と1績
を欠1゛づつ増〃■すなわち、1直を2.3と変させる
ことにより、データY、データXかブツシュ命令により
、レジスタ25゜26にそtLそれ設定され、第2図(
b)’u−経て楊2図(C)のスタックが形成される。
First, as an initial state, the pace register specified by the counter 12i (0 is set and the B field 113 and 1) field 114 is:
In order to set the register 24 to 0 (0-register 1), both the B field 113 and the D field 114 are set to 0 (0-register 1). This is realized by setting 1 in the field 114 and the counter change field 115. In other words, this specified F
First, 1) m (0) in the field 114 is set to the D bus 54. (From /c, also counter change field 11
Value of 5 (1) 'i 'lAi calculated counter (1)
or counter value extraction line 56. Tomo 1# vessel 6 respectively
− 14, and the adder 14 adds this addition result (l=0+
1) is transferred to the selection unit D21 through the D bus 54□. The selection unit D21 translates the register 24 based on this value (1), and sets the data 2 received from the performance group 3 through the D bus 54 in this register 24.
Similarly to (,) in the figure, /(:, set 1 in the counter change field 115, and increase the value of color /12 by 1). In other words, 1 shift is increased by 2.3. By changing data Y and data X to registers 25 and 26, data Y and
b) 'U-The stack of Yang 2 diagram (C) is formed.

この時点で、カウンタ12の内容は3となっている。次
に、このスタックの先頭のデータXを取り出すポツプ命
令は、Bフィールド113にQ71カウ/り変更フィー
ルド115に−1を、それぞれ設定することにより実現
される。すなわち、よず、力II 4 s’i 13は
、Bフィールド113の値i0) ?l−11バス53
1 ↓す、カウンタ12の値(3)勿カウンタ値取出し
飄56□ よりそれぞれ受は取り、これらを加算した結
果ケ選択鄭B22に転送する。次に、選択部B22は、
刀l算器13より受は取った値(3)に基づき、レジス
タ26を選択し、レジスタ26の内容〈データX)をB
バス533 を通して演算部3tこ転送rる。最後に、
カウンタ12の値(3) VCCメタり変更フf−ルド
115の値(1) kjJo算して、カウンタの鎖を新
たに2(=3−1)とする。この結果第21−!U(d
)となる。プツシ−命令とポツプ命令では、カウンタ1
2の値を、マイクロプラグラム命令のカウンタ変更フィ
ールド115により更新するタイミングが異なる。すな
わら、ブツシュ命令では選択レジスタ決定の前に、カウ
ンタ変更フィールド115に↓るカウンタ12の内容の
変更を行lI′うが、ポツプ命令では、選択レジスタ決
定の後、カウンタ値の変更を行If、う。
At this point, the content of the counter 12 is 3. Next, a pop instruction to take out data X at the top of the stack is realized by setting -1 in the B field 113 and the Q71 counter/reverse change field 115, respectively. That is, the force II 4 s'i 13 is the value i0) of the B field 113? l-11 bus 53
1 ↓, the value of the counter 12 (3), and the value of the counter 12 is taken from 56□, and the result of adding these is transferred to the selector B22. Next, the selection section B22
Based on the value (3) taken from the calculator 13, the receiver selects the register 26, and sets the contents of the register 26 (data X) to B.
The data is transferred to the calculation unit 3t through the bus 533. lastly,
The value of the counter 12 (3) The value of the VCC meter change field 115 (1) kjJo is calculated and the chain of the counter is newly set to 2 (=3-1). This result is 21st-! U(d
). For push and pop instructions, counter 1
The timing for updating the value of 2 is different depending on the counter change field 115 of the microprogram instruction. In other words, the push instruction changes the contents of the counter 12 in the counter change field 115 before determining the selected register, but the pop instruction changes the counter value after determining the selected register. If, uh.

本発明によれば、iiE米の1lilJ岬愼構lC、レ
ジスタ選択用のカウンタ12をAAAl2S3とV′こ
Lす、スタ、り(貞扉用に、すべてのレジスタを;史用
゛rることもijJ能と1より、かつ、ボ、ブ演痙とプ
ツシ−演算を一菫仝で実現rることができ、スタック演
H時のデータ転送処理が有効かつ効率的に実現される。
According to the present invention, the counter 12 for register selection is crossed with AAA12S3, and all registers are set for historical use. From the functions 1 and 1, it is possible to realize the BO, BU, and PUSH calculations in a single unit, and the data transfer process during the stack operation can be realized effectively and efficiently.

尚、本発明によればn個のレジスタをもつマイクロプル
グラム制御装置も同様に容易に構成できる。
Incidentally, according to the present invention, a microprogram control device having n registers can be constructed easily as well.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の一実施例を示す構成図、第2図1a
) 、 lb) 、 Ic) 、 (d)は本発明によ
るスタック演疼の説明図である。 図におい(、l・・・副141部、2・・・レジスタ部
、3・・・演#部、12・・・カウンタ、19・・・マ
イクロプルグラム命令、24,25.26・−・レジス
タをそれ9− 梯 2 (c)    (d)
Fig. 1 is a configuration diagram showing an embodiment of the present invention, Fig. 2 1a
), lb), Ic), and (d) are explanatory diagrams of stack stimulation according to the present invention. In the figure (, l... sub 141 part, 2... register part, 3... performance part, 12... counter, 19... microprogram instruction, 24, 25.26... register It9- Ladder 2 (c) (d)

Claims (1)

【特許請求の範囲】[Claims] 複数・DレジXり乃1らなるレジスタ部に自−し、演J
i[郡との1kJ 、’)データ転送tマイクロプログ
ラム1ψ仝に2(り制御する演俸システムにおいて18
,11記レジスタの選4尺と、Rti nt:マイクロ
フ゛ログラム6u今により制御されるカウンタの自答に
より行5.fうことを特徴とするマイクロプログラム制
御:4シ1,10
The register section consists of multiple D registers and Rino 1.
i [1 kJ with the group,') data transfer t microprogram 1ψ to 2 (18 in the operating system to control
, 11, and Rtint: row 5. of the counter controlled by the microprogram 6u. Microprogram control characterized by: 4 series 1, 10
JP17931681A 1981-11-09 1981-11-09 Microprogram controller Pending JPS5880740A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17931681A JPS5880740A (en) 1981-11-09 1981-11-09 Microprogram controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17931681A JPS5880740A (en) 1981-11-09 1981-11-09 Microprogram controller

Publications (1)

Publication Number Publication Date
JPS5880740A true JPS5880740A (en) 1983-05-14

Family

ID=16063696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17931681A Pending JPS5880740A (en) 1981-11-09 1981-11-09 Microprogram controller

Country Status (1)

Country Link
JP (1) JPS5880740A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01502941A (en) * 1987-02-24 1989-10-05 ディジタル イクイプメント コーポレーション Destination control logic for arithmetic and logic units for digital data processors
US7149882B2 (en) 1995-12-19 2006-12-12 Intel Corporation Processor with instructions that operate on different data types stored in the same single logical register file
US7373490B2 (en) 1995-12-19 2008-05-13 Intel Corporation Emptying packed data state during execution of packed data instructions

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5569855A (en) * 1978-11-20 1980-05-26 Panafacom Ltd Data processing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5569855A (en) * 1978-11-20 1980-05-26 Panafacom Ltd Data processing system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01502941A (en) * 1987-02-24 1989-10-05 ディジタル イクイプメント コーポレーション Destination control logic for arithmetic and logic units for digital data processors
US7149882B2 (en) 1995-12-19 2006-12-12 Intel Corporation Processor with instructions that operate on different data types stored in the same single logical register file
US7373490B2 (en) 1995-12-19 2008-05-13 Intel Corporation Emptying packed data state during execution of packed data instructions

Similar Documents

Publication Publication Date Title
US4652991A (en) Data transfer apparatus
JPS5880740A (en) Microprogram controller
EP0107952A2 (en) Information processing apparatus and its instruction control system
US4967339A (en) Operation control apparatus for a processor having a plurality of arithmetic devices
EP0164418B1 (en) Microprogram control system
JPH06149662A (en) Continuous read expanding system for burst transfer of rom and rom built-in type microcomputer using the system
EP0322888B1 (en) Cache memory device
US5220670A (en) Microprocessor having ability to carry out logical operation on internal bus
JPS62501940A (en) Improvement of microprogram controller
JPS63141131A (en) Pipeline control system
JP2982129B2 (en) Micro program controller
JP2928566B2 (en) Operand reading device
JPH0517574B2 (en)
JP3317819B2 (en) Control method for two-port access of single-port RAM
JP3036754B2 (en) Micro program controller
JPH079572B2 (en) Vertical / horizontal conversion device for pattern data
JPS60256862A (en) Output port control system of microcomputer
JP3525985B2 (en) Central processing unit
JPS607535A (en) Microprogram controller
JPS6136657B2 (en)
JPS58221444A (en) Controlling device of microprogram
JPH03164849A (en) Microprocessors and microprocessor systems
JPS59208647A (en) Microprocessor
JPH04130924A (en) Microprogram control system for sequencer
JPS603025A (en) Microprogram control system