KR101338158B1 - Nonvolatile memory device and method for forming the same - Google Patents

Nonvolatile memory device and method for forming the same Download PDF

Info

Publication number
KR101338158B1
KR101338158B1 KR1020070071237A KR20070071237A KR101338158B1 KR 101338158 B1 KR101338158 B1 KR 101338158B1 KR 1020070071237 A KR1020070071237 A KR 1020070071237A KR 20070071237 A KR20070071237 A KR 20070071237A KR 101338158 B1 KR101338158 B1 KR 101338158B1
Authority
KR
South Korea
Prior art keywords
film
layer
dielectric
forming
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020070071237A
Other languages
Korean (ko)
Other versions
KR20090007977A (en
Inventor
허진화
김철성
구본영
황기현
이창현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070071237A priority Critical patent/KR101338158B1/en
Priority to US11/950,143 priority patent/US20090020805A1/en
Publication of KR20090007977A publication Critical patent/KR20090007977A/en
Priority to US12/916,718 priority patent/US8525275B2/en
Application granted granted Critical
Publication of KR101338158B1 publication Critical patent/KR101338158B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0413—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having charge-trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H10D30/694—IGFETs having charge trapping gate insulators, e.g. MNOS transistors characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01344—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a nitrogen-containing ambient, e.g. N2O oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

비휘발성 기억 소자 및 그 형성 방법을 제공한다. 본 발명에 따르면, 전하 저장막과 기판 사이의 유전막의 프리 본드들(free bonds)을 감소시킨다. 이로써, 프리 본드들을 통한 전하들 누출 및/또는 프리 본드들에 전하들이 포획되는 것을 최소화할 수 있다. 그 결과, 비휘발성 기억 소자의 데이터 유지 특성 및/또는 내구성을 향상시킬 수 있다.A nonvolatile memory element and a method for forming the same are provided. According to the present invention, free bonds of the dielectric film between the charge storage film and the substrate are reduced. This may minimize leakage of charges through the free bonds and / or trapped charges in the free bonds. As a result, data retention characteristics and / or durability of the nonvolatile memory device can be improved.

Description

비휘발성 기억 소자 및 그 형성 방법{NON-VOLATILE MEMORY DEVICES AND METHODS OF FORMING THE SAME}Nonvolatile memory device and method for forming the same {NON-VOLATILE MEMORY DEVICES AND METHODS OF FORMING THE SAME}

본 발명은 반도체 소자 및 그 형성 방법에 관한 것으로, 특히, 비휘발성 기억 소자 및 그 형성 방법에 관한 것이다.The present invention relates to a semiconductor device and a method of forming the same, and more particularly, to a nonvolatile memory device and a method of forming the same.

반도체 소자들 중에서 비휘발성 기억 소자는 전원 공급이 중단될지라도 저장된 데이터를 그대로 유지하는 특성을 갖는다. 비휘발성 기억 소자의 일예로서, 플래쉬 기억 소자가 알려진 바 있다. 플래쉬 기억 소자의 단위 셀은 전기적으로 고립된 전하 저장 요소(charge storing element)를 포함한다. 전하 저장 요소내에 전하들을 저장하거나, 전하 저장 요소로부터 전하들을 방출하는 것에 의하여 플래쉬 기억 셀의 문턱전압이 달라질 수 있다. 이를 이용하여 플래쉬 기억 셀에 소정의 논리 데이터를 저장하고 저장된 논리 데이터를 판독할 수 있다. 플래쉬 기억 소자는 전기적으로 데이터를 기입 및/또는 소거할 수 있다. Among the semiconductor devices, the nonvolatile memory device retains stored data even when power supply is interrupted. As one example of a nonvolatile memory device, a flash memory device has been known. The unit cell of the flash memory device includes an electrically isolated charge storing element. The threshold voltage of the flash memory cell can be varied by storing charges in, or releasing charges from, the charge storage element. This can be used to store certain logical data in the flash memory cell and read out the stored logical data. The flash memory device may electrically write and / or erase data.

통상적으로, 플래쉬 기억 소자는 낮은 동작 전압(ex, 기입 전압, 소거 전압 및/또는 판독 전압등)을 요구할 수 있다. 기입 전압 및/또는 소거 전압등의 동작 전압이 높아질수록 전하 저장 요소를 둘러싸는 산화막의 특성이 열화될 수 있다. 이로써, 전하 저장 요소에 저장된 데이터를 잃어버리는 것등의 문제점들이 발생될 수 있다.Typically, flash memory devices may require low operating voltages (eg, write voltage, erase voltage and / or read voltage, etc.). As the operating voltage such as the write voltage and / or the erase voltage increases, the characteristics of the oxide film surrounding the charge storage element may deteriorate. This may cause problems such as losing data stored in the charge storage element.

또한, 플래쉬 기억 소자는 우수한 데이터 유지 특성을 요구한다. 전하 저장 요소내에 저장된 전하들은 저장 전하 요소를 둘러싸는 산화막(예컨대, 전하 저장 요소 및 반도체 기판 사이에 개재된 산화막등)을 통하여 누출될 수 있다. 저장된 전하들의 누출로 인하여, 플래쉬 기억 셀은 저장된 데이터가 변경될 수 있다. 이로써, 플래쉬 기억 소자의 오동작이 유발될 수 있다.In addition, flash memory devices require excellent data retention characteristics. Charges stored in the charge storage element may leak through an oxide film surrounding the storage charge element (eg, an oxide film interposed between the charge storage element and the semiconductor substrate). Due to leakage of stored charges, the flash memory cell may change stored data. This may cause malfunction of the flash memory device.

본 발명이 이루고자 하는 기술적 과제는 우수한 데이터 유지 특성을 갖는 비휘발성 기억 소자 및 그 형성 방법을 제공하는데 있다.An object of the present invention is to provide a nonvolatile memory device having excellent data retention characteristics and a method of forming the same.

본 발명이 이루고자 하는 다른 기술적 과제는 우수한 내구성(endurance)을 갖는 비휘발성 기억 소자 및 그 형성 방법을 제공하는데 있다.Another object of the present invention is to provide a nonvolatile memory device having excellent endurance and a method of forming the same.

본 발명이 이루고자 하는 다른 기술적 과제는 우수한 데이터 유지 특성을 가짐과 더불어 우수한 내구성을 갖는 비휘발성 기억 소자 및 그 형성 방법을 제공하는데 있다.Another object of the present invention is to provide a nonvolatile memory device having excellent data retention characteristics and excellent durability and a method of forming the same.

상술한 기술적 과제들을 해결하기 위한 비휘발성 기억 소자의 형성 방법을 제공한다. 본 발명의 일 실시예에 따른 비휘발성 기억 소자의 형성 방법은 기판 상에 질화막을 포함하는 유전막을 형성하는 단계; 상기 질화막의 적어도 일부가 산소를 포함하도록 전환시키는 단계; 상기 유전막 상에 전하 저장막을 형성하는 단계; 상기 전하 저장막 상에 블로킹 절연막을 형성하는 단계; 및 상기 블로킹 절연막 상에 게이트 전극을 형성하는 단계를 포함할 수 있다.There is provided a method of forming a nonvolatile memory element for solving the above-mentioned technical problems. A method of forming a nonvolatile memory device according to an embodiment of the present invention includes forming a dielectric film including a nitride film on a substrate; Converting at least a portion of the nitride film to contain oxygen; Forming a charge storage layer on the dielectric layer; Forming a blocking insulating layer on the charge storage layer; And forming a gate electrode on the blocking insulating layer.

구체적으로, 상기 질화막의 적어도 일부를 산소를 포함하도록 전환시키는 단계는 상기 질화막을 산화하는 단계를 포함할 수 있다.Specifically, converting at least a part of the nitride film to include oxygen may include oxidizing the nitride film.

본 발명의 다른 실시예에 따른 비휘발성 기억 소자의 형성 방법은 기판 상에 유전막을 형성하는 단계; 상기 유전막내에 남아 있는 프리 본드들(free bonds)을 반응시키는 단계; 상기 유전막 상에 전하 저장막을 형성하는 단계; 상기 전하 저장막 상에 블로킹 절연막을 형성하는 단계; 및 상기 블로킹 절연막 상에 게이트 전극을 형성하는 단계를 포함할 수 있다.In another embodiment, a method of forming a nonvolatile memory device includes forming a dielectric film on a substrate; Reacting free bonds remaining in the dielectric film; Forming a charge storage layer on the dielectric layer; Forming a blocking insulating layer on the charge storage layer; And forming a gate electrode on the blocking insulating layer.

구체적으로, 상기 프리 본드들을 반응시키는 단계는 상기 유전막을 산화하는 단계를 포함할 수 있다.Specifically, reacting the prebonds may include oxidizing the dielectric layer.

본 발명의 또 다른 실시예에 따른 비휘발성 기억 소자의 형성 방법은 기판 상에 산화막을 형성하는 단계; 상기 산화막 상에 질화막을 형성하는 단계; 상기 질화막의 적어도 일부를 산화하는 단계; 상기 산화된 질화막 상에 전하 저장막을 형성하는 단계; 상기 전하 저장막 상에 블로킹 절연막을 형성하는 단계; 및 상기 블로킹 절연막 상에 게이트 전극을 형성하는 단계를 포함할 수 있다.In another embodiment, a method of forming a nonvolatile memory device includes forming an oxide film on a substrate; Forming a nitride film on the oxide film; Oxidizing at least a portion of the nitride film; Forming a charge storage film on the oxidized nitride film; Forming a blocking insulating layer on the charge storage layer; And forming a gate electrode on the blocking insulating layer.

구체적으로, 상기 질화막은 완전히 산화될 수 있다. 이와는 달리, 상기 질화막은 부분적으로 산화될 수 있다.Specifically, the nitride film may be completely oxidized. Alternatively, the nitride film can be partially oxidized.

상술한 기술적 과제들을 해결하기 위한 비휘발성 기억 소자를 제공한다. 이 소자는 기판 상에 배치되고 산화막을 포함하는 유전막; 상기 유전막 상에 배치된 전하 저장막; 상기 전하 저장막 상에 배치된 블로킹 절연막; 및 상기 블로킹 절연막 상에 배치된 게이트 전극을 포함하되, 상기 유전막은 질소 농도가 현저히 높은 영역을 적어도 2개 갖는다.A nonvolatile memory device for solving the above technical problems is provided. The device comprises a dielectric film disposed on a substrate and comprising an oxide film; A charge storage layer disposed on the dielectric layer; A blocking insulating layer disposed on the charge storage layer; And a gate electrode disposed on the blocking insulating layer, wherein the dielectric layer has at least two regions having a significantly high nitrogen concentration.

상술한 바와 같은 본 발명들에 따르면, 상기 유전막의 프리 본드들(free bonds)이 최소화된다. 이에 따라, 상기 전하 저장막에 저장된 전하들이 프리 본드 들의 도움을 받아 기판으로 누출되는 현상을 최소화할 수 있다. 그 결과, 비휘발성 기억 소자의 데이터 유지 특성을 향상시킬 수 있다.According to the present inventions as described above, free bonds of the dielectric film are minimized. Accordingly, the leakage of charges stored in the charge storage layer to the substrate may be minimized with the help of prebonds. As a result, data retention characteristics of the nonvolatile memory device can be improved.

또한, 상기 유전막의 프리 본드들이 감소됨으로써, 소거 및/또는 기입 동작시 전하들이 프리 본드에 의해 포획되는 현상을 최소화할 수 있다. 그 결과, 소거 및 기입 동작들이 반복됨으로써 발생될 수 있는 비휘발성 기억 소자의 내구성 저하를 방지할 수 있다. 즉, 우수한 내구성을 갖는 비휘발성 기억 소자를 구현할 수 있다.In addition, by reducing the prebonds of the dielectric layer, it is possible to minimize the phenomenon that the charges are captured by the prebond during the erase and / or write operation. As a result, it is possible to prevent deterioration in durability of the nonvolatile memory element, which may be generated by repeating the erase and write operations. That is, a nonvolatile memory device having excellent durability can be implemented.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층(또는 막)이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments disclosed herein are being provided so that this disclosure will be thorough and complete, and will fully convey the concept of the invention to those skilled in the art. In the drawings, the thicknesses of the layers (or films) and regions are exaggerated for clarity. Also, when a layer (or film) is said to be on another layer (or film) or substrate, it may be formed directly on another layer (or film) or substrate, or a third layer (Or membrane) may be interposed. Portions denoted by like reference numerals denote like elements throughout the specification.

도 1 내지 도 5는 본 발명의 실시예에 따른 비휘발성 기억 소자의 형성 방법을 설명하기 위한 단면도들이고, 도 6은 본 발명의 실시예에 따른 비휘발성 기억 소자의 형성 방법 중에서 유전막을 형성하는 방법을 설명하기 위한 플로우 챠트이고, 도 7은 본 발명의 실시예에 따른 비휘발성 기억 소자의 형성 방법 중에서 유전막을 형성하는 다른 방법을 설명하기 위한 단면도이다.1 to 5 are cross-sectional views illustrating a method of forming a nonvolatile memory device according to an embodiment of the present invention, and FIG. 6 is a method of forming a dielectric film in a method of forming a nonvolatile memory device according to an embodiment of the present invention. 7 is a cross-sectional view for explaining another method of forming a dielectric film in the method of forming a nonvolatile memory device according to an embodiment of the present invention.

도 1 및 도 6을 참조하면, 본 발명의 실시예에 따른 비휘발성 기억 소자의 형성 방법은 반도체 기판(500, 이하 기판이라 함) 상에 유전막(도 3의 참조부호 515)을 형성하는 방법을 포함한다. 상기 유전막을 형성하는 방법을 도 6의 플로우 챠트와 도 1 내지 도 3에 도시된 단면도들을 참조하여 구체적으로 설명한다.1 and 6, a method of forming a nonvolatile memory device according to an embodiment of the present invention is a method of forming a dielectric film (reference numeral 515 of FIG. 3) on a semiconductor substrate 500 (hereinafter referred to as a substrate). Include. A method of forming the dielectric film will be described in detail with reference to the flowchart of FIG. 6 and the cross-sectional views shown in FIGS. 1 to 3.

상기 기판(500) 상에 산화막(505)을 형성한다(S550). 상기 산화막(505)은 열산화막으로 형성할 수 있다. 이와는 달리, 상기 산화막(505)은 CVD 산화막으로 형성될 수도 있다. 상기 기판(500)에 활성부(미도시함)를 정의하는 소자분리막(미도시함)을 형성할 수 있다. 상기 활성부는 상기 소자분리막에 의해 둘러싸인 상기 기판(500)의 일부일 수 있다. 상기 산화막(505)은 상기 활성부의 상부면 상에 한정적으로 형성되거나 상기 기판(500) 전면 상에 형성될 수 있다. 상기 산화막(505)은 상기 소자분리막을 형성하기 전 또는 상기 소자분리막을 형성한 후에 형성될 수 있다.An oxide film 505 is formed on the substrate 500 (S550). The oxide film 505 may be formed of a thermal oxide film. Alternatively, the oxide film 505 may be formed of a CVD oxide film. An isolation layer (not shown) defining an active part (not shown) may be formed on the substrate 500. The active part may be a part of the substrate 500 surrounded by the device isolation layer. The oxide layer 505 may be formed on the upper surface of the active part or may be formed on the entire surface of the substrate 500. The oxide film 505 may be formed before or after forming the device isolation film.

상기 산화막(505)을 형성(S550)한 후에, 상기 산화막(505)을 질화 처리할 수 있다(S555). 상기 질화 처리(S555)에 의하여 상기 산화막(505)에 질소 원자들이 공급된다. 상기 질화 처리(S555)에 의하여 공급된 질소 원자들은 상기 산화막(505) 및 상기 기판(500)간 제1 경계 영역(600, interface region)에 축적될 수 있다. 즉, 상기 제1 경계 영역(600)에는 질소 농도가 현저히 큰 영역이 생성될 수 있다. 상기 제1 경계 영역(600)의 질소 농도가 현저히 큰 영역을 제1 질소 축적 영역이라 정의한다. 상기 제1 질소 축적 영역은 단위 부피당 약 1 % 내지 약 20 %의 질소량을 가질 수 있다. 이와는 다르게, 상기 제1 질소 축적 영역은 다른 질소 농도를 가질 수 있다.After the oxide film 505 is formed (S550), the oxide film 505 may be nitrided (S555). Nitrogen atoms are supplied to the oxide film 505 by the nitriding treatment S555. Nitrogen atoms supplied by the nitriding process S555 may be accumulated in a first interface region 600 between the oxide film 505 and the substrate 500. That is, the first boundary region 600 may generate a region having a significantly higher nitrogen concentration. A region in which the nitrogen concentration of the first boundary region 600 is significantly high is defined as a first nitrogen accumulation region. The first nitrogen accumulation region may have a nitrogen amount of about 1% to about 20% per unit volume. Alternatively, the first nitrogen accumulation region may have a different nitrogen concentration.

서로 다른 물질들의 접촉에 의하여 상기 제1 경계 영역(600)에는 프리 본드들(free bonds)이 생성될 수 있다. 상기 프리 본드들은 결합 불포화 상태를 말한다. 즉, 상기 프리 본드들은 원자들의 일부가 완전히 결합하지 못하여 생성될 수 있다. 상기 질화 처리에 의하여 생성된 상기 제1 질소 축적 영역의 질소들은 상기 제1 경계 영역(600)의 프리 본드들과 결합할 수 있다. 이에 따라, 상기 제1 경계 영역(600)의 프리 본드들이 현저히 감소된다.Free bonds may be formed in the first boundary region 600 by contact of different materials. The prebonds refer to a bond unsaturated state. That is, the free bonds may be created because some of the atoms do not fully bond. Nitrogen in the first nitrogen accumulation region generated by the nitriding may be combined with prebonds of the first boundary region 600. Accordingly, the prebonds of the first boundary area 600 are significantly reduced.

또한, 상기 산화막(505)의 내부에는 소량의 벌크 프리 본드들이 존재할 수 있다. 상기 벌크 프리 본드들의 적어도 일부는 상기 질화 처리에 의해 공급된 질소들과 결합될 수 있다. 이로써, 상기 산화막(505)내 벌크 프리 본드들도 감소될 수 있다.In addition, a small amount of bulk free bonds may exist in the oxide film 505. At least some of the bulk free bonds may be combined with the nitrogens supplied by the nitriding treatment. As a result, bulk prebonds in the oxide layer 505 may be reduced.

상기 질화 처리는 질소를 포함하는 공정 가스를 사용하는 열 질화 공정, 플라즈마 질화 공정 및 레디칼(radical) 질화 공정등에서 적어도 하나로 수행할 수 있다. 상기 레디칼 질화 공정은 충분히 여기된 레디칼 상태의 공정 가스를 사용하는 질화 공정이다. 상기 플라즈마 질화 공정 및/또는 상기 레디칼 질화 공정은 열에너지를 보조적으로 사용할 수 있다. 상기 질화 처리의 공정 가스는 질소(N2) 가 스, 산화질소(NO) 가스, 산화이질소(N2O) 가스 및 암모니아(NH3) 가스등에서 적어도 하나를 포함할 수 있다.The nitriding treatment may be performed in at least one of a thermal nitriding process using a process gas containing nitrogen, a plasma nitriding process, and a radical nitriding process. The radical nitriding process is a nitriding process using a process gas in a fully excited radical state. The plasma nitridation process and / or the radical nitridation process may assist thermal energy. The process gas in the nitridation process may include a gas, nitric oxide (NO) gas, etc., at least one sanhwayi nitrogen (N 2 O) gas and ammonia (NH 3) nitrogen gas (N 2).

도 2 및 도 6을 참조하면, 이어서, 상기 산화막(505) 상에 질화막(510)을 형성한다(S560). 예컨대, 상기 질화막(510)은 실리콘 질화막으로 형성될 수 있다. 상기 질화막(510)은 화학기상증착법으로 형성될 수 있다. 상기 질화막(510)은 프리 본드들(free bonds)을 포함할 수 있다. 상기 질화막(510)의 프리 본드들은 상기 질화막(510)의 원자들의 적어도 일부가 다른 원자들과 완전히 결합하지 못하여 생성될 수 있다. 상기 질화막(510)이 상기 산화막(505) 상에 직접 형성됨으로써, 상기 질화막(510) 및 상기 산화막(505) 사이에 제2 경계 영역(610)이 생성될 수 있다.2 and 6, a nitride film 510 is formed on the oxide film 505 (S560). For example, the nitride film 510 may be formed of a silicon nitride film. The nitride film 510 may be formed by chemical vapor deposition. The nitride layer 510 may include free bonds. Pre-bonds of the nitride film 510 may be generated because at least some of the atoms of the nitride film 510 do not fully bond with other atoms. As the nitride layer 510 is directly formed on the oxide layer 505, a second boundary region 610 may be formed between the nitride layer 510 and the oxide layer 505.

도 3 및 도 6을 참조하면, 산화 공정을 수행하여 상기 질화막(510)을 산화시킨다(S265). 상기 산화된 질화막(510a) 및 상기 산화막(505)은 유전막(515)에 포함된다. 비휘발성 기억 소자의 소거 동작 및/또는 기입 동작시, 전하들은 상기 유전막(515)을 터널링할 수 있다.3 and 6, an oxidation process is performed to oxidize the nitride film 510 (S265). The oxidized nitride film 510a and the oxide film 505 are included in the dielectric film 515. In an erase operation and / or a write operation of a nonvolatile memory device, charges may tunnel through the dielectric layer 515.

상기 산화 공정에 의하여 상기 질화막(510)의 적어도 일부는 산소를 포함하도록 전환된다. 이로 인하여, 상기 산화된 질화막(510a)의 적어도 일부의 프리 본드들은 감소된다. 다시 말해서, 상기 산화 공정에 의하여 상기 질화막(510)의 적어도 일부의 프리 본드들은 반응한다. 이로써, 상기 산화된 질화막(510a)내 프리 본드들은 감소된다. 구체적으로, 상기 산화 공정에 의하여 공급된 산소들은 상기 질화막(510)의 질소 원자들과 치환될 수 있다. 이 과정에서, 상기 질화막(510)의 프 리 본드들의 적어도 일부는 반응하여 사라진다. 결과적으로, 상기 산화된 질화막(510A)의 프리 본드들의 량은 상기 질화막(510)의 프리 본드들의 량에 비하여 현저히 감소한다.At least a part of the nitride film 510 is converted to include oxygen by the oxidation process. As a result, at least some prebonds of the oxidized nitride film 510a are reduced. In other words, at least a part of the prebonds of the nitride film 510 are reacted by the oxidation process. As a result, free bonds in the oxidized nitride film 510a are reduced. Specifically, oxygen supplied by the oxidation process may be replaced with nitrogen atoms of the nitride film 510. In this process, at least some of the prebonds of the nitride film 510 react and disappear. As a result, the amount of prebonds of the oxidized nitride film 510A is significantly reduced compared to the amount of prebonds of the nitride film 510.

상기 산화된 질화막(510a)의 적어도 일부는 산화막으로 형성될 수 있다. 상술한 바와 같이, 상기 산화 공정에 의하여 산소 원자들은 상기 질화막(510)의 질소 원자들과 치환될 수 있다. 이에 따라, 상기 산화된 질화막(510a)의 적어도 일부는 산화막으로 형성될 수 있다. 상기 치환된 질소 원자들의 일부는 상기 유전막(515)의 소정 영역내에 축적될 수 있다. 이와는 달리, 상기 치환된 질소 원자들의 다른 일부는 기체 상태로 변환되어 상기 유전막(515)으로부터 방출된다. 상기 방출된 질소 원자들은 상기 산화 공정이 수행되는 공정 챔버(process chamber)로부터 배기된다.At least a part of the oxidized nitride film 510a may be formed of an oxide film. As described above, oxygen atoms may be replaced with nitrogen atoms of the nitride layer 510 by the oxidation process. Accordingly, at least a part of the oxidized nitride film 510a may be formed of an oxide film. Some of the substituted nitrogen atoms may accumulate in a predetermined region of the dielectric layer 515. Alternatively, the other portion of the substituted nitrogen atoms are converted into the gaseous state and released from the dielectric film 515. The released nitrogen atoms are exhausted from the process chamber in which the oxidation process is performed.

도 3에 도시된 바와 같이, 상기 산화 공정에 의하여 상기 질화막(510)은 완전히 산화될 수 있다. 즉, 상기 질화막(510)의 전체가 상기 산화 공정에 의하여 산화될 수 있다. 이 경우에, 상기 산화된 질화막(510a)의 실질적인 전체가 산화막으로 형성될 수 있다. 이로써, 상기 유전막(515)의 실질적인 전체가 산화막으로 형성될 수 있다. 이때, 상술한 바와 같이, 상기 치환된 질소 원자들의 일부는 상기 유전막(515)내의 소정 영역에 축적될 수 있다. 이로써, 상기 유전막(515)내에 질소 농도가 현저히 큰 영역이 생성될 수 있다. 상기 유전막(515)내 질소 농도가 현저히 큰 영역을 제2 질소 축적 영역이라 정의한다. 상기 제2 질소 축적 영역은 상기 제2 경계 영역(610)이 형성되었던 위치에 배치될 수 있다. 상기 제2 질소 축적 영역은 단위 부피당 약 1 % 내지 약 15 %의 질소량을 가질 수 있다. 이와는 달리, 상기 제2 질소 축적 영역은 다른 질소 농도를 가질 수 있다.As illustrated in FIG. 3, the nitride film 510 may be completely oxidized by the oxidation process. That is, the entirety of the nitride film 510 may be oxidized by the oxidation process. In this case, substantially the entirety of the oxidized nitride film 510a may be formed of an oxide film. As a result, substantially the entirety of the dielectric layer 515 may be formed of an oxide layer. In this case, as described above, some of the substituted nitrogen atoms may be accumulated in a predetermined region of the dielectric layer 515. As a result, a region in which the nitrogen concentration is significantly high may be generated in the dielectric layer 515. A region where the nitrogen concentration in the dielectric film 515 is significantly high is defined as a second nitrogen accumulation region. The second nitrogen accumulation region may be disposed at a position where the second boundary region 610 is formed. The second nitrogen accumulation region may have a nitrogen amount of about 1% to about 15% per unit volume. Alternatively, the second nitrogen accumulation region may have a different nitrogen concentration.

상기 산화된 질화막(510a) 내부에도 소량의 벌크 프리 본드들이 존재할 수 있다. 이때, 상기 산화된 질화막(510a)의 벌크 프리 본드들 중에서 적어도 일부는 상기 치환된 질소 원자들과 결합될 수 있다. 이로써, 상기 산화된 질화막(510a)내의 벌크 프리 본드들도 거의 존재하지 않을 수 있다.A small amount of bulk free bonds may also exist in the oxidized nitride film 510a. In this case, at least some of the bulk free bonds of the oxidized nitride film 510a may be combined with the substituted nitrogen atoms. Thus, almost no bulk prebonds in the oxidized nitride film 510a may be present.

한편, 도 7에 도시된 바와 같이, 상기 산화 공정에 의하여 상기 질화막(510)은 부분적으로 산화될 수도 있다. 특히, 상기 질화막(510)의 윗부분이 산화될 수 있다. 이 경우에, 유전막(515')은 차례로 적층된 산화막(505), 잔여 질화막(510') 및 산화된 질화막(510a')을 포함할 수 있다. 이 경우에, 상기 질화막(510)의 산화된 부분에는 프리 본드들이 현저히 감소된다.As illustrated in FIG. 7, the nitride film 510 may be partially oxidized by the oxidation process. In particular, the upper portion of the nitride film 510 may be oxidized. In this case, the dielectric film 515 'may include an oxide film 505, a residual nitride film 510', and an oxidized nitride film 510a 'that are sequentially stacked. In this case, free bonds are significantly reduced in the oxidized portion of the nitride film 510.

이하 설명의 편의를 위하여, 상기 질화막(510)을 완전히 산화하는 공정을 완전 산화 공정이라 정의하고, 상기 질화막(510)을 부분적으로 산화하는 공정을 부분 산화 공정이라 정의한다.For convenience of description, a process of completely oxidizing the nitride film 510 is defined as a complete oxidation process, and a process of partially oxidizing the nitride film 510 is defined as a partial oxidation process.

계속해서, 도 6을 참조하면, 본 발명에 따른 유전막을 형성하는 방법은 상기 단계(S560) 및 상기 단계(S565)를 적어도 2회 반복적으로 수행하는 것을 포함할 수 있다. 이 경우에, 복수번의 상기 단계(S565)들 모두는 상기 완전 산화 공정일 수 있다. 이와는 달리, 복수번의 상기 단계(S565)들 모두는 상기 부분 산화 공정일 수 있다. 이와는 또 달리, 복수번의 상기 단계(S565)들의 일부는 상기 완전 산화 공정이고, 다른 일부는 상기 부분 산화 공정일 수 있다.6, the method of forming the dielectric film according to the present invention may include repeatedly performing the step S560 and the step S565 at least twice. In this case, all of the plurality of steps S565 may be the complete oxidation process. Alternatively, all of the plurality of steps S565 may be the partial oxidation process. Alternatively, some of the plurality of steps S565 may be the complete oxidation process, and others may be the partial oxidation process.

상술한 바와 같이, 상기 질화막(510)이 완전히 산화되는 경우에, 상기 유전막(515)은 적어도 상기 제1 질소 축적 영역 및 상기 제2 질소 축적 영역을 갖는다. 이에 더하여, 상기 단계(S560) 및 단계(S565)를 복수번 반복적으로 수행하고, 상기 복수번의 상기 단계(S565)들 중에서 적어도 하나가 상기 완전 산화 공정인 경우에, 본 발명에 따른 유전막은 3개 이상의 질소 농도가 현저히 큰 영역들을 포함할 수 있다. 상기 유전막(515)은 전하들의 직접 터널링을 방지하기 위하여 25Å 보다 두껍게 형성할 수 있다.As described above, when the nitride film 510 is completely oxidized, the dielectric film 515 has at least the first nitrogen accumulation region and the second nitrogen accumulation region. In addition, when the steps S560 and S565 are repeatedly performed a plurality of times, and at least one of the plurality of steps S565 is the complete oxidation process, the dielectric film according to the present invention has three dielectric films. The above nitrogen concentration may include areas with significantly large nitrogen concentrations. The dielectric layer 515 may be formed thicker than 25 μs to prevent direct tunneling of charges.

상기 산화 공정은 산소를 포함하는 공정 가스를 사용한다. 예컨대, 상기 산화 공정은 산소(O2) 가스, 오존(O3) 가스 및 수증기(H20) 중에서 선택된 적어도 하나를 포함하는 공정 가스를 사용할 수 있다. 상기 산화 공정은 건식 산화 공정, 습식 산화 공정, 레디칼 산화 공정, 플라즈마 산화 공정, 및 염화수소를 포함하는 산화 공정 중에서 적어도 하나로 수행할 수 있다.The oxidation process uses a process gas containing oxygen. For example, the oxidation process may use a process gas including at least one selected from oxygen (O 2 ) gas, ozone (O 3 ) gas, and water vapor (H 2 O). The oxidation process may be performed in at least one of a dry oxidation process, a wet oxidation process, a radical oxidation process, a plasma oxidation process, and an oxidation process including hydrogen chloride.

계속해서, 도 4를 참조하면, 상기 유전막(515) 상에 전하 저장막(520)을 형성하고, 상기 전하 저장막(520) 상에 블로킹 절연막(525)을 형성한다. 상기 블로킹 절연막(525) 상에 게이트 도전막(530)을 형성한다. 물론, 상기 유전막(515)은 도 7의 유전막(515')으로 대체될 수 있다. 상기 유전막(515)은 상술한 유전막의 다른 예들로도 대체될 수 있다.4, a charge storage layer 520 is formed on the dielectric layer 515, and a blocking insulating layer 525 is formed on the charge storage layer 520. A gate conductive layer 530 is formed on the blocking insulating layer 525. Of course, the dielectric film 515 may be replaced with the dielectric film 515 ′ of FIG. 7. The dielectric layer 515 may be replaced with other examples of the dielectric layer described above.

상기 전하 저장막(520)은 전하들을 저장할 수 있는 물질을 포함하는 것이 바람직하다. 상기 전하 저장막(520)은 전하들을 저장할 수 있는 트랩 사이트들(trap sites)을 포함할 수 있다. 상기 전하 저장막(520)은 단일층 또는 복수층으로 형성될 수 있다. 예컨대, 상기 전하 저장막(520)은 실리콘 질화막, 실리콘 산화질화막, 실리콘 산화막에 비하여 높은 유전율을 갖는 고유전물질(ex, 하프늄 알루미네이트 또는 하프늄 실리케이트등), 및 도트들(dots)이 균일하게 분포된 절연막 중에서 선택된 적어도 하나를 포함할 수 있다. 상기 하프늄 알루미네이트는 HfAlO 또는 HfAlON 일 수 있으며, 상기 하프늄 실리케이트는 HfSiO 또는 HfSiON 일 수 있다. 상기 도트들은 실리콘 도트들, 실리콘게르마늄 도트들 및 금속 도트들 중에 적어도 하나일 수 있다. 상기 전하 저장막(520)은 상기 블로킹 절연막(525)의 유전율과 동일하거나 더 큰 유전율을 갖는 절연막을 적어도 한층 포함할 수도 있다.The charge storage layer 520 preferably includes a material capable of storing charges. The charge storage layer 520 may include trap sites that may store charges. The charge storage layer 520 may be formed of a single layer or a plurality of layers. For example, the charge storage layer 520 has a high dielectric constant (eg, hafnium aluminate or hafnium silicate), and dots uniformly distributed than silicon nitride, silicon oxynitride, and silicon oxide. It may include at least one selected from the insulating film. The hafnium aluminate may be HfAlO or HfAlON, and the hafnium silicate may be HfSiO or HfSiON. The dots may be at least one of silicon dots, silicon germanium dots, and metal dots. The charge storage layer 520 may include at least one insulating layer having a dielectric constant equal to or greater than that of the blocking insulating layer 525.

이와는 다르게, 상기 전하 저장막(520)은 도핑된 실리콘 또는 언도프트(undoped) 실리콘으로 형성될 수도 있다. 이 경우에, 상기 유전막(515) 및 전하 저장막(520)은 상기 활성부(미도시함) 상에 자기정렬적으로 형성될 수도 있다. 이때, 상기 블로킹 절연막(525)은 상기 소자분리막(미도시함)을 형성한 후에 형성될 수 있다.Alternatively, the charge storage layer 520 may be formed of doped silicon or undoped silicon. In this case, the dielectric layer 515 and the charge storage layer 520 may be self-aligned on the active part (not shown). In this case, the blocking insulating layer 525 may be formed after forming the device isolation layer (not shown).

상기 블로킹 절연막(525)은 단일층 또는 복수층일 수 있다. 상기 블로킹 절연막(525)은 상기 유전막(515)에 비하여 높은 유전율을 갖는 절연막을 적어도 하나 포함하는 것이 바람직하다. 특히, 상기 블로킹 절연막(525)은 상기 유전막(515)내에서 가장 높은 유전율을 갖는 부분 보다 더 높은 유전율을 갖는 절연막을 적어도 하나 포함하는 것이 바람직하다. 상기 제1 및 제2 질소 축적 영역들은 상기 유전막(515)의 질소 농도가 현저히 낮은 부분에 비하여 높은 유전율을 가질 수 있다. 이 경우에, 상기 블로킹 절연막(525)은 상기 제1 및 제2 질소 축적 영역들에 비하여 높은 유전율을 갖는 절연막을 적어도 하나 포함할 수 있다. 또한, 도 7에 도시된 바와 같이, 유전막(515')이 잔여 질화막(510')을 포함하는 경우에, 상기 블로킹 절연막(525)은 상기 잔여 질화막(510')에 비하여 높은 유전율을 갖는 절연막을 적어도 하나 포함할 수 있다. 예컨대, 상기 블로킹 절연막(525)은 고유전상수를 갖는 절연성 금속산화막(ex, 하프늄산화막 또는 알루미늄산화막등), 하프늄 알루미네이트(ex, HfAlO 또는 HfAlON) 및 하프늄 실리케이트(ex, HfSiO 또는 HfSiON) 중에서 적어도 하나를 포함할 수 있다.The blocking insulating layer 525 may be a single layer or a plurality of layers. The blocking insulating layer 525 preferably includes at least one insulating layer having a higher dielectric constant than the dielectric layer 515. In particular, the blocking insulating film 525 preferably includes at least one insulating film having a higher dielectric constant than a portion having the highest dielectric constant in the dielectric film 515. The first and second nitrogen accumulation regions may have a higher dielectric constant than a portion where the nitrogen concentration of the dielectric layer 515 is significantly low. In this case, the blocking insulating layer 525 may include at least one insulating layer having a higher dielectric constant than the first and second nitrogen accumulation regions. In addition, as shown in FIG. 7, when the dielectric film 515 ′ includes the residual nitride film 510 ′, the blocking insulating film 525 may have an insulating film having a higher dielectric constant than the residual nitride film 510 ′. It may include at least one. For example, the blocking insulating layer 525 may include at least one of an insulating metal oxide film having a high dielectric constant (eg, hafnium oxide film or aluminum oxide film), hafnium aluminate (ex, HfAlO or HfAlON), and hafnium silicate (ex, HfSiO or HfSiON). It may include.

상기 전하 저장막(520) 및 블로킹 절연막(525)이 모두 하프늄 알루미네이트로 형성되거나, 상기 전하 저장막(520) 및 블로킹 절연막(525)이 모두 하프늄 실리케이트로 형성되는 경우에, 상기 전하 저장막(520)의 하프늄 조성비가 상기 블로킹 절연막의 하프늄 조성비 보다 높게 형성될 수 있다. 이에 따라, 상기 전하 저장막(520)의 트랩 밀도가 증가되고 상기 블로킹 절연막의 절연 특성이 향상될 수 있다.When both the charge storage film 520 and the blocking insulating film 525 are formed of hafnium aluminate, or both the charge storage film 520 and the blocking insulating film 525 are formed of hafnium silicate, the charge storage film ( The hafnium composition ratio of 520 may be higher than the hafnium composition ratio of the blocking insulating layer. Accordingly, the trap density of the charge storage layer 520 may be increased, and the insulating property of the blocking insulating layer may be improved.

상기 게이트 도전막(530)은 단일층 또는 복수층으로 형성될 수 있다. 상기 게이트 도전막(530)은 도핑된 실리콘, 금속, 도전성 질화금속, 금속함유물질 및 금속실리사이드 중에서 선택된 적어도 하나를 포함할 수 있다. 특히, 상기 블로킹 절연막(525)을 통한 전하의 터널링 확률을 감소시키기 위하여, 상기 게이트 도전막(530)의 적어도 상기 블로킹 절연막(525)과 접촉하는 부분은 높은 일함수를 갖는 도전 물질로 형성되는 것이 바람직하다. 구체적으로, 상기 게이트 도전막(530)의 상기 블로킹 절연막(525)과 접촉하는 부분의 일함수는 4.0 eV 보다 높은 도전물질로 형성되는 것이 바람직하다. 예컨대, 상기 게이트 도전막(530)의 상기 블로킹 절연막(525)과 접촉하는 부분은 p형 실리콘, Ti, TiN, TaN, TaTi, TaSiN, Ta, W, Hf, HfN, Nb, Mo, RuO2, RuO, Mo2N, WN, WSi, NiSi, Ti3Al, Ti2AlN, Pd, Ir, Pt, Co, Cr, CoSi, NiSi 또는 AlSi등으로 형성될 수 있다.The gate conductive layer 530 may be formed of a single layer or a plurality of layers. The gate conductive layer 530 may include at least one selected from doped silicon, a metal, a conductive metal nitride, a metal-containing material, and a metal silicide. In particular, in order to reduce the tunneling probability of the charge through the blocking insulating layer 525, at least a portion of the gate conductive layer 530 contacting the blocking insulating layer 525 is formed of a conductive material having a high work function. desirable. Specifically, the work function of the portion of the gate conductive layer 530 in contact with the blocking insulating layer 525 is preferably formed of a conductive material higher than 4.0 eV. For example, a portion of the gate conductive layer 530 that contacts the blocking insulating layer 525 may be p-type silicon, Ti, TiN, TaN, TaTi, TaSiN, Ta, W, Hf, HfN, Nb, Mo, RuO 2 , It may be formed of RuO, Mo 2 N, WN, WSi, NiSi, Ti 3 Al, Ti 2 AlN, Pd, Ir, Pt, Co, Cr, CoSi, NiSi or AlSi.

도 5를 참조하면, 상기 게이트 도전막(530)을 패터닝하여 게이트 전극(530a)을 형성한다. 상기 게이트 전극(530a)은 상기 활성부를 가로지른다. 상기 전하 저장막(520)이 도핑된 실리콘 또는 언도프트 실리콘으로 형성되는 경우에, 상기 게이트 도전막(530), 블로킹 절연막(525) 및 전하 저장막(520)을 연속적으로 식각하는 것이 바람직하다. 이에 따라, 상기 게이트 전극(530a) 및 상기 기판(500) 사이에 전기적으로 고립된 전하 저장막(520)을 구현할 수 있다.Referring to FIG. 5, the gate conductive layer 530 is patterned to form a gate electrode 530a. The gate electrode 530a crosses the active part. When the charge storage layer 520 is formed of doped silicon or undoped silicon, the gate conductive layer 530, the blocking insulating layer 525, and the charge storage layer 520 may be etched continuously. Accordingly, the charge storage layer 520 electrically isolated between the gate electrode 530a and the substrate 500 may be implemented.

이와는 다르게, 상기 전하 저장막(520)은 상술한 절연물질로 형성되는 경우에, 상기 게이트 전극(530a)을 형성하기 위한 식각 공정시, 상기 블로킹 절연막(525)을 식각 정지층으로 사용하여 상기 게이트 도전막(530)을 식각할 수 있다. 물론, 상기 전하 저장막(520)이 상술한 절연물질로 형성될지라도, 상기 게이트 도전막(530), 블로킹 절연막(525) 및 전하 저장막(520)을 연속적으로 식각하여 상기 게이트 전극(530a)을 형성할 수도 있다.Alternatively, when the charge storage layer 520 is formed of the above-described insulating material, the gate using the blocking insulating layer 525 as an etch stop layer during the etching process for forming the gate electrode 530a. The conductive layer 530 may be etched. Of course, even if the charge storage layer 520 is formed of the above-described insulating material, the gate conductive layer 530, the blocking insulating layer 525, and the charge storage layer 520 are continuously etched to form the gate electrode 530a. May be formed.

이어서, 상기 게이트 전극(530a) 양측의 상기 기판(500)에 각각 도 8의 소오스 영역(535s) 및 드레인 영역(535d)를 형성한다. 상기 소오스 및 드레인 영역 들(535s,535d)은 도펀트 이온들을 주입하여 형성될 수 있다. 이와는 달리, 상기 소오스 및 드레인 영역들(535s,535d)은 상기 기판(100)의 표면이 반전(inversion)된 반전층일 수도 있다. 이 경우에, 상기 소오스 및 드레인 영역들(535s,535d) 상에는 상기 기판(500)의 표면을 반전시키기 위한 물질층이 형성될 수도 있다.Subsequently, the source region 535s and the drain region 535d of FIG. 8 are formed in the substrate 500 on both sides of the gate electrode 530a, respectively. The source and drain regions 535s and 535d may be formed by implanting dopant ions. Alternatively, the source and drain regions 535s and 535d may be inverted layers in which the surface of the substrate 100 is inverted. In this case, a material layer for inverting the surface of the substrate 500 may be formed on the source and drain regions 535s and 535d.

상술한 비휘발성 기억 소자의 형성 방법에 따르면, 상기 질화막(510)의 적어도 일부는 상기 산화 공정에 의하여 산화되어 상기 질화막(510)의 프리 본드들이 감소된다. 이에 따라, 상기 전하 저장막(520) 및 상기 기판(500) 사이의 상기 유전막(515 또는 515')의 프리 본드들이 최소화된다. 그 결과, 비휘발성 기억 소자의 데이터 유지 특성 및/또는 내구성이 향상된다.According to the method of forming the nonvolatile memory device described above, at least a part of the nitride film 510 is oxidized by the oxidation process, so that the prebonds of the nitride film 510 are reduced. Accordingly, prebonds of the dielectric layer 515 or 515 'between the charge storage layer 520 and the substrate 500 are minimized. As a result, data retention characteristics and / or durability of the nonvolatile memory element are improved.

상기 전하 저장막(520)에 저장된 전하들은 상기 프리 본드들을 경유하는 터널링에 의하여 상기 기판(500)으로 누출될 수 있다. 이에 따라, 비휘발성 기억 소자의 데이터 유지 특성이 저하될 수 있다. 또한, 비휘발성 기억 소자의 소거 동작 및/또는 기입 동작시, 터널링하는 전하들은 상기 프리 본드들에 포획될 수도 있다. 이로 인하여, 기입 및 소거 동작들을 반복함에 따라, 비휘발성 기억 소자의 기입 문턱 전압 및 소거 문턱 전압간의 차이가 감소될 수 있다. 이는, 비휘발성 기억 소자의 내구성 저하를 초래한다. 하지만, 상술한 바와 같이, 본 발명에 따르면, 다량의 프리 본드들을 갖는 질화막(510)을 산화시킴으로써, 상기 유전막(515)의 프리 본드들을 최소화시킨다. 그 결과, 비휘발성 기억 소자의 데이터 유지 특성 및/또는 내구성을 향상시킬 수 있다.Charges stored in the charge storage layer 520 may leak to the substrate 500 by tunneling through the free bonds. As a result, data retention characteristics of the nonvolatile memory device may be degraded. In addition, in the erase operation and / or the write operation of the nonvolatile memory device, the tunneling charges may be trapped in the prebonds. As a result, as the write and erase operations are repeated, the difference between the write threshold voltage and the erase threshold voltage of the nonvolatile memory device may be reduced. This causes a deterioration in durability of the nonvolatile memory element. However, as described above, according to the present invention, by oxidizing the nitride film 510 having a large amount of free bonds, the free bonds of the dielectric film 515 are minimized. As a result, data retention characteristics and / or durability of the nonvolatile memory device can be improved.

또한, 상기 산화막(505)을 형성한 후에, 상기 질화 처리를 수행함으로써, 상 기 제1 경계 영역(600)에 제1 질소 축적 영역이 생성된다. 상기 제1 질소 축적 영역의 질소 원자들은 상기 제1 경계 영역(600)의 프리 본드들과 결합된다. 이에 따라, 상기 제1 경계 영역(600)의 프리 본드들이 최소화된다. 그 결과, 상기 전하 저장막(520)에 저장된 전하들의 누출을 최소화함과 더불어 프리 본드들에 전하들이 포획되는 것을 최소화할 수 있다. 즉, 비휘발성 기억 소자의 데이터 유지 특성 및/또는 내구성을 향상시킬 수 있다.In addition, after the oxide film 505 is formed, the nitriding treatment is performed to generate a first nitrogen accumulation region in the first boundary region 600. Nitrogen atoms in the first nitrogen accumulation region are combined with free bonds in the first boundary region 600. Accordingly, the prebonds of the first boundary area 600 are minimized. As a result, it is possible to minimize leakage of charges stored in the charge storage layer 520 and to minimize charges trapped in the free bonds. That is, data retention characteristics and / or durability of the nonvolatile memory device can be improved.

이에 더하여, 상기 질소 축적 영역들은 상기 유전막(515)내 산화막으로 형성된 부분(예컨대, 상기 제2 질소 축적 영역 아래 및 위의 산화막(505) 및 산화된 질화막(510a))에 비하여 좁은 에너지 밴드 갭을 갖는다. 이로써, 상기 전하 저장막(520)에 저장된 전하들을 상기 기판(500)으로 방출하는 소거 동작의 효율이 향상된다. 또한, 도 7에 개시된 바와 같이, 유전막(515')이 상기 잔여 질화막(510')을 포함하는 경우에, 상기 잔여 질화막(510')의 에너지 밴드 갭도 상기 유전막(515')내 산화물로 형성된 부분들의 에너지 밴드 갭에 비하여 좁다. 이로써, 비휘발성 기억 소자의 소거 동작의 효율을 증가시킬 수 있다.In addition, the nitrogen accumulation regions may have a narrower energy band gap than the portions formed of oxide layers in the dielectric layer 515 (eg, the oxide layer 505 and the oxidized nitride layer 510a below and above the second nitrogen accumulation region). Have As a result, an efficiency of an erase operation for emitting charges stored in the charge storage layer 520 to the substrate 500 may be improved. In addition, as shown in FIG. 7, when the dielectric film 515 ′ includes the residual nitride film 510 ′, an energy band gap of the residual nitride film 510 ′ is also formed of an oxide in the dielectric film 515 ′. It is narrow compared to the energy band gap of the parts. As a result, the efficiency of the erase operation of the nonvolatile memory device can be increased.

이에 더하여, 상기 블로킹 절연막(525)은 상기 유전막(515)의 가장 높은 유전율을 갖는 부분에 비하여 더 높은 유전율을 갖는 절연막을 적어도 하나 포함한다. 이로써, 상기 게이트 전극(530a)과 상기 기판(500)에 전압을 인가하여 그들 사이에 전위치가 형성될때, 상기 유전막(515)내 최소 전계는 상기 블로킹 절연막(525)내 최소 전계 보다 강하게 된다. 그 결과, 상기 유전막(515)을 통하여 이동되는 전하의 량을 높이고, 상기 블로킹 절연막(525)을 통해 이동하는 전하량은 낮 출 수 있다. 이로써, 비휘발성 기억 소자의 기입 문턱전압 및 소거 문턱전압의 한계값들간의 차이를 증가시키고, 기입 및 소거 시간을 짧게 할 수 있다. 또한, 데이터 유지 특성도 향상된다. 이러한 효과로 인하여, 본 발명에 따른 비휘발성 기억 소자는 다치형(multi-bit) 비휘발성 기억 소자로 구현될 수 있다.In addition, the blocking insulating layer 525 includes at least one insulating layer having a higher dielectric constant than a portion having the highest dielectric constant of the dielectric layer 515. As a result, when a voltage is applied to the gate electrode 530a and the substrate 500 to form a preposition therebetween, the minimum electric field in the dielectric layer 515 becomes stronger than the minimum electric field in the blocking insulating layer 525. As a result, the amount of charges transferred through the dielectric layer 515 may be increased, and the amount of charges transferred through the blocking insulating layer 525 may be lowered. As a result, the difference between the threshold values of the write threshold voltage and the erase threshold voltage of the nonvolatile memory device can be increased, and the write and erase time can be shortened. In addition, data retention characteristics are also improved. Due to this effect, the nonvolatile memory device according to the present invention can be implemented as a multi-bit nonvolatile memory device.

이에 더하여, 상기 게이트 전극(530a)의 적어도 상기 블로킹 절연막(525)과 접하는 부분은 4.0 eV 보다 높은 일함수를 갖는다. 이로 인하여, 상기 게이트 전극(530a)으로부터 상기 블로킹 절연막(525)을 통하여 상기 전하 저장막(520)으로 이동하는 전하들의 터널링 확률을 감소 시킬 수 있다. 이로써, 비휘발성 기억 소자의 기입 및/또는 소거 시간을 감소시킬 수 있으며, 또한, 기입 문턱전압 및 소거 문턱전압의 한계 값들간 차이를 증가시킬 수 있다.In addition, at least a portion of the gate electrode 530a in contact with the blocking insulating layer 525 has a work function higher than 4.0 eV. Thus, the tunneling probability of the charges moving from the gate electrode 530a to the charge storage layer 520 through the blocking insulating layer 525 can be reduced. As a result, the write and / or erase time of the nonvolatile memory device can be reduced, and the difference between the threshold values of the write threshold voltage and the erase threshold voltage can be increased.

다음으로, 본 발명의 실시예에 따른 비휘발성 기억 소자를 도 8 및 도 9를 참조하여 설명한다.Next, a nonvolatile memory device according to an embodiment of the present invention will be described with reference to FIGS. 8 and 9.

도 8은 본 발명의 실시예에 따른 비휘발성 기억 소자를 나타내는 단면도이고, 도 9는 본 발명의 실시예에 따른 비휘발성 기억 소자에 포함된 유전막의 질소 농도를 나타내는 단면도이다. 도 9의 x축은 위치를 나타내며, y축은 위치에 따른 질소 농도를 나타낸다.8 is a cross-sectional view illustrating a nonvolatile memory device according to an embodiment of the present invention, and FIG. 9 is a cross-sectional view showing nitrogen concentration of a dielectric film included in a nonvolatile memory device according to an embodiment of the present invention. In FIG. 9, the x-axis represents a position, and the y-axis represents a nitrogen concentration according to the position.

도 8 및 도 9를 참조하면, 기판(500)에 서로 이격된 소오스 영역(535s) 및 드레인 영역(535d)이 배치된다. 상기 소오스 영역(535s) 및 드레인 영역(535d) 사이의 채널 영역 상에 유전막(515), 전하 저장막(520), 블로킹 절연막(525) 및 게이트 전극(530a)이 차례로 적층된다.8 and 9, a source region 535s and a drain region 535d spaced apart from each other are disposed on the substrate 500. The dielectric layer 515, the charge storage layer 520, the blocking insulating layer 525, and the gate electrode 530a are sequentially stacked on the channel region between the source region 535s and the drain region 535d.

상기 유전막(515)은 산화막을 포함한다. 구체적으로, 상기 유전막(515)은 차례로 적층된 산화막(505) 및 산화된 질화막(510a)을 포함한다. 이때, 상기 산화된 질화막(510a)은 증착된 질화막의 전체가 완전히 산화된 것이다. 즉, 따라서, 상기 유전막(515)은 실질적으로 상기 산화막(505) 및 산화된 질화막(510a)을 포함하는 결합된 산화막(combined oxide layer)을 포함할 수 있다. 상기 유전막(515)은 적어도 2개의 질소 농도가 현저히 큰 영역들(620,630)을 갖는다. 상기 질소 농도가 현저히 큰 영역들(620,630)을 질소 축적 영역들(620,630)이라 정의한다.The dielectric layer 515 includes an oxide layer. In detail, the dielectric layer 515 includes an oxide layer 505 and an oxidized nitride layer 510a that are sequentially stacked. In this case, the entire oxidized nitride film 510a is completely oxidized. That is, the dielectric layer 515 may substantially include a combined oxide layer including the oxide layer 505 and the oxidized nitride layer 510a. The dielectric layer 515 has regions 620 and 630 with significantly higher nitrogen concentrations. The regions 620 and 630 having a large nitrogen concentration are defined as the nitrogen accumulation regions 620 and 630.

제1 질소 축적 영역(620)이 상기 유전막(515)에 포함된 상기 결합된 산화막과 상기 기판(500) 사이의 제1 경계 영역(600)에 배치된다. 제2 질소 축적 영역(630)은 상기 유전막(515)에 포함된 상기 결합된 산화막 내에 배치된다. 특히, 상기 제2 질소 축적 영역(630)은 상기 산화막(505) 및 상기 산화된 질화막(510a) 간 제2 경계 영역(610)에 배치될 수 있다. 상기 제1 질소 축적 영역(620)의 질소 농도 및 상기 제2 질소 축적 영역(620)의 질소 농도는 서로 다를 수 있다. 특히, 상기 제1 질소 축적 영역(620)이 상기 제2 질소 축적 영역(630)의 질소 농도에 비하여 높을 수 있다. 예컨대, 상기 제1 질소 축적 영역(620)은 단위 부피당 약 1 % 내지 약 20 %의 질소량을 가질 수 있다. 상기 제2 질소 축적 영역(630)은 단위 부피당 약 1 % 내지 약 15 %의 질소량을 가질 수 있다. 물론, 상기 제1 및 제2 질소 축적 영역들(620,630)은 다른 질소 농도를 가질 수도 있다.A first nitrogen accumulation region 620 is disposed in the first boundary region 600 between the bonded oxide layer included in the dielectric layer 515 and the substrate 500. The second nitrogen accumulation region 630 is disposed in the combined oxide layer included in the dielectric layer 515. In particular, the second nitrogen accumulation region 630 may be disposed in the second boundary region 610 between the oxide layer 505 and the oxidized nitride layer 510a. The nitrogen concentration of the first nitrogen accumulation region 620 and the nitrogen concentration of the second nitrogen accumulation region 620 may be different from each other. In particular, the first nitrogen accumulation region 620 may be higher than the nitrogen concentration of the second nitrogen accumulation region 630. For example, the first nitrogen accumulation region 620 may have a nitrogen amount of about 1% to about 20% per unit volume. The second nitrogen accumulation region 630 may have a nitrogen amount of about 1% to about 15% per unit volume. Of course, the first and second nitrogen accumulation regions 620 and 630 may have different nitrogen concentrations.

상기 전하 저장막(520)은 상술한 바와 같이, 전하를 저장할 수 있는 물질을 포함한다. 예컨대, 상기 전하 저장막(520)은 전하를 저장할 수 있는 트랩 사이트들 을 갖는 절연막을 적어도 하나 포함할 수 있다. 이 경우에, 상기 게이트 전극(530a), 블로킹 절연막(525) 및 전하 저장막(520)은 도시된 바와 같이 서로 정렬된 측벽들을 가질 수도 있으며, 이와는 다르게, 상기 블로킹 절연막(525) 및 전하 저장막(520)의 양단들이 옆으로 연장되어 기판의 실질적인 전체를 덮을 수도 있다.As described above, the charge storage layer 520 includes a material capable of storing charge. For example, the charge storage layer 520 may include at least one insulating layer having trap sites capable of storing charge. In this case, the gate electrode 530a, the blocking insulating film 525, and the charge storage film 520 may have sidewalls aligned with each other as shown. Alternatively, the blocking insulating film 525 and the charge storage film may be arranged. Both ends of 520 may extend laterally to cover substantially the entirety of the substrate.

이와는 달리, 상기 전하 저장막(520)은 도핑된 실리콘 또는 언도프트 실리콘으로 형성될 수도 있다. 이 경우에, 상기 전하 저장막(520)은 전기적으로 고립될 수 있도록 한정된 형태를 가지는 것이 바람직하다. 예컨대, 상기 게이트 전극(530a), 블로킹 절연막(525) 및 전하 저장막(520)은 도 8에 도시된 바와 같이 서로 정렬된 측벽들을 가지는 것이 바람직하다.Alternatively, the charge storage layer 520 may be formed of doped silicon or undoped silicon. In this case, the charge storage layer 520 preferably has a limited shape so as to be electrically isolated. For example, the gate electrode 530a, the blocking insulating layer 525, and the charge storage layer 520 preferably have sidewalls aligned with each other as shown in FIG. 8.

상기 게이트 전극(530a) 및 기판(500)에 전압이 인가되어 상기 게이트 전극(530a) 및 기판(500)간에 전위차가 발생될때, 상기 유전막(515)내 최소 전계가 상기 블로킹 절연막(525) 내 최소 전계에 비하여 강한 것이 바람직하다. 절연막에 인가되는 전계는 유전율에 반비례한다. 따라서, 상기 블로킹 절연막(525)은 상기 유전막(515)내 가장 높은 유전율을 갖는 부분 보다 더 높은 유전율을 갖는 절연막을 적어도 하나 포함하는 것이 바람직하다. 상기 블로킹 절연막(525) 및 상기 전하 저장막(520)을 형성하는 물질들은 도 4를 참조하여 설명하였음으로 생략한다.When a voltage is applied to the gate electrode 530a and the substrate 500 to generate a potential difference between the gate electrode 530a and the substrate 500, the minimum electric field in the dielectric layer 515 is the minimum in the blocking insulating layer 525. It is preferable to be strong compared to the electric field. The electric field applied to the insulating film is inversely proportional to the dielectric constant. Accordingly, the blocking insulating film 525 preferably includes at least one insulating film having a higher dielectric constant than the portion having the highest dielectric constant in the dielectric film 515. Materials forming the blocking insulating layer 525 and the charge storage layer 520 have been described with reference to FIG. 4 and will be omitted.

상기 게이트 전극(530a)은 도전 물질로 형성된다. 특히, 상기 게이트 전극(530a)의 적어도 상기 블로킹 절연막(525)과 접촉하는 부분은 높은 일함수, 특히, 4.0 eV 보다 높은 일함수를 갖는 도전 물질로 형성되는 것이 바람직하다. 이에 따라, 상기 게이트 전극(530a)으로부터 상기 블로킹 절연막(525)을 통하여 상기 전 하 저장막(520)으로 이동하는 전하의 터널링 확률을 감소시킬 수 있다. 그 결과, 비휘발성 기억 소자의 기입 동작의 효율 및/또는 소거 동작의 효율을 향상시킬 수 있다. 상기 게이트 전극(530a)을 구성하는 물질들은 도 4를 참조하여 설명하였음으로 생략한다.The gate electrode 530a is formed of a conductive material. In particular, at least a portion of the gate electrode 530a in contact with the blocking insulating layer 525 may be formed of a conductive material having a high work function, particularly, a work function higher than 4.0 eV. Accordingly, the tunneling probability of the charge moving from the gate electrode 530a to the charge storage layer 520 through the blocking insulating layer 525 may be reduced. As a result, the efficiency of the write operation and / or the erase operation of the nonvolatile memory element can be improved. Materials constituting the gate electrode 530a have been described with reference to FIG. 4 and will be omitted.

상술한 비휘발성 기억 소자에 따르면, 상기 전하 저장막(520) 및 기판(500) 사이에 개재된 유전막(515)은 프리 본드들이 최소화된 상기 결합된 산화막을 포함하고, 또한, 유전막(515)은 적어도 2개의 질소 축적 영역(620,630)을 갖는다. 상기 제1 질소 축적 영역(620)의 질소 원자들은 상기 제1 경계 영역(600)의 프리 본드들과 결합되어 상기 제1 경계 영역(600)의 프리 본드들도 최소화된다. 또한, 상기 제2 질소 축적 영역(630)은 상기 결합된 산화막내에 배치된다. 특히, 상기 제2 질소 축적 영역(630)은 상기 산화된 질화막(510a) 및 산화막(505)간 제2 경계 영역(610)에 배치될 수 있다. 상기 제2 경계 영역(610)은 질화막을 상기 산화막(505) 상에 증착할때 발생된 것이다. 따라서, 상기 질화막을 상기 산화막(505)을 형성할 당시에 상기 제2 경계 영역(610)에는 프리 본드들이 다수 존재할 수 있다. 이때, 상기 제2 질소 축적 영역(630)의 질소 원자들은 상기 제2 경계 영역(610)의 프리 본드들과 결합된다. 또한, 상기 제2 경계 영역(610)의 프리 본드들은 질화막을 완전히 산화하는 공정에 의하여 서로 반응하거나 산소와 반응하여 사라질 수도 있다. 질화막을 완전히 산화시킴으로써, 상기 유전막(515)내의 상기 제2 경계 영역(610)은 다른 물질들간의 계면과 같이 명확한 형태로 존재하지 않을 수 있다. 즉, 상기 산화된 질화막(510a)은 실질적으로 산화막으로 형성됨으로써, 상기 산화된 질화막(510a) 및 상기 산화막(505)간 제2 경계 영역(610)은 명확한 경계면을 가지지 않을 수 있다.According to the above-described nonvolatile memory device, the dielectric film 515 interposed between the charge storage film 520 and the substrate 500 includes the bonded oxide film with minimized prebonds, and the dielectric film 515 It has at least two nitrogen accumulation regions 620 and 630. Nitrogen atoms of the first nitrogen accumulation region 620 are combined with prebonds of the first boundary region 600 to minimize the prebonds of the first boundary region 600. In addition, the second nitrogen accumulation region 630 is disposed in the combined oxide film. In particular, the second nitrogen accumulation region 630 may be disposed in the second boundary region 610 between the oxidized nitride layer 510a and the oxide layer 505. The second boundary region 610 is generated when the nitride film is deposited on the oxide film 505. Therefore, at the time of forming the nitride film as the oxide film 505, a plurality of prebonds may exist in the second boundary region 610. In this case, the nitrogen atoms of the second nitrogen accumulation region 630 are combined with the free bonds of the second boundary region 610. In addition, the prebonds of the second boundary region 610 may disappear by reacting with each other or reacting with oxygen by a process of completely oxidizing the nitride film. By fully oxidizing the nitride film, the second boundary region 610 in the dielectric film 515 may not exist in a definite form such as an interface between other materials. That is, since the oxidized nitride film 510a is formed substantially as an oxide film, the second boundary region 610 between the oxidized nitride film 510a and the oxide film 505 may not have a clear interface.

결과적으로, 상기 유전막(515)으로 인하여, 상기 게이트 전극(530a) 및 기판(500) 사이에는 프리 본드들이 최소화된다. 이로써, 프리 본드들에 의하여 전하 저장막(520)에 저장된 전하들이 누출되는 것을 최소화할 수 있다. 또한, 소거 동작, 판독 동작 및/또는 기입 동작시 전하들이 프리 본드들에 포획되는 현상을 최소화할 수 있다. 그 결과, 비휘발성 기억 소자의 데이터 유지 특성 및/또는 내구성을 향상시킬 수 있다.As a result, due to the dielectric layer 515, prebonds are minimized between the gate electrode 530a and the substrate 500. As a result, leakage of charges stored in the charge storage layer 520 by the free bonds may be minimized. In addition, the phenomenon in which charges are trapped in the prebonds during the erase operation, the read operation, and / or the write operation may be minimized. As a result, data retention characteristics and / or durability of the nonvolatile memory device can be improved.

또한, 상기 유전막(515)내 최소 전계는 상기 블로킹 절연막(525)내 최소 전계에 비하여 강하다. 이로써, 비휘발성 기억 소자의 기입 동작 및/또는 소거 동작이 빨라지며, 소거 효율 및/또는 기입 효율이 향상된다. 또한, 비휘발성 기억 소자의 동작 전압을 감소시킬 수 있다.In addition, the minimum electric field in the dielectric layer 515 is stronger than the minimum electric field in the blocking insulating layer 525. This speeds up the write operation and / or the erase operation of the nonvolatile memory element, and improves the erase efficiency and / or the write efficiency. In addition, the operating voltage of the nonvolatile memory device can be reduced.

이에 더하여, 상기 게이트 전극(530a)의 상기 블로킹 절연막(525)과 접촉하는 부분은 높은 일함수를 가짐으로써, 상기 게이트 전극(530a)으로부터 상기 블로킹 절연막(525)을 통하여 상기 전하 저장막(520)으로 이동하는 전하들의 터널링 확률을 감소시킬 수 있다. 그 결과, 비휘발성 기억 소자의 소거 효율 및/또는 기입 효율을 향상시킬 수 있다.In addition, the portion of the gate electrode 530a in contact with the blocking insulating layer 525 has a high work function, and thus, the charge storage layer 520 from the gate electrode 530a through the blocking insulating layer 525. It is possible to reduce the tunneling probability of the charges moving to. As a result, the erase efficiency and / or write efficiency of the nonvolatile memory element can be improved.

도 1 내지 도 5는 본 발명의 실시예에 따른 비휘발성 기억 소자의 형성 방법을 설명하기 위한 단면도들.1 to 5 are cross-sectional views illustrating a method of forming a nonvolatile memory device according to an embodiment of the present invention.

도 6은 본 발명의 실시예에 따른 비휘발성 기억 소자의 형성 방법 중에서 유전막을 형성하는 방법을 설명하기 위한 플로우 챠트.6 is a flowchart for explaining a method of forming a dielectric film in a method of forming a nonvolatile memory device according to an embodiment of the present invention;

도 7은 본 발명의 실시예에 따른 비휘발성 기억 소자의 형성 방법 중에서 유전막을 형성하는 다른 방법을 설명하기 위한 단면도.FIG. 7 is a cross-sectional view for explaining another method of forming a dielectric film in the method of forming a nonvolatile memory device according to the embodiment of the present invention; FIG.

도 8은 본 발명의 실시예에 따른 비휘발성 기억 소자를 나타내는 단면도.8 is a cross-sectional view illustrating a nonvolatile memory device according to an embodiment of the present invention.

도 9는 본 발명의 실시예에 따른 비휘발성 기억 소자에 포함된 유전막의 질소 농도를 나타내는 단면도.9 is a cross-sectional view illustrating the nitrogen concentration of the dielectric film included in the nonvolatile memory device according to the embodiment of the present invention.

Claims (16)

기판 상에 배치된 유전막;A dielectric film disposed on the substrate; 상기 유전막 상에 배치된 전하 저장막;A charge storage layer disposed on the dielectric layer; 상기 전하 저장막 상에 배치된 블로킹 절연막; 및A blocking insulating layer disposed on the charge storage layer; And 상기 블로킹 절연막 상에 배치된 게이트 전극을 포함하되,A gate electrode disposed on the blocking insulating layer, 상기 유전막은:The dielectric film is: 상기 기판 상에 배치된 산화막;An oxide film disposed on the substrate; 상기 산화막 상에 배치된 산화된 질화막;An oxidized nitride film disposed on the oxide film; 상기 기판과 상기 산화막 사이의 경계 영역에 배치된 제1 질소 축적 영역; 및A first nitrogen accumulation region disposed at a boundary region between the substrate and the oxide film; And 상기 산화막과 상기 산화된 질화막 사이의 경계 영역에 배치된 제2 질소 축적 영역을 포함하는 비휘발성 기억 소자.And a second nitrogen accumulation region disposed at a boundary region between the oxide film and the oxidized nitride film. 삭제delete 청구항 1에 있어서,The method according to claim 1, 상기 제1 질소 축적 영역의 질소 농도와 상기 제2 질소 축적 영역의 질소 농도는 서로 다른 비휘발성 기억 소자.And a nitrogen concentration in the first nitrogen accumulation region and a nitrogen concentration in the second nitrogen accumulation region are different from each other. 청구항 1에 있어서,The method according to claim 1, 상기 블로킹 절연막은 상기 유전막 내에서 가장 높은 유전율을 갖는 부분 보다 더 높은 유전율을 갖는 절연막을 적어도 하나 포함하는 비휘발성 기억 소자.And the blocking insulating film includes at least one insulating film having a higher dielectric constant than a portion having the highest dielectric constant in the dielectric film. 삭제delete 기판 상에 산화막을 형성하는 단계;Forming an oxide film on the substrate; 상기 산화막을 질화 처리하여 상기 기판과 상기 산화막 사이의 경계 영역에 제1 질소 축적 영역을 형성하는 단계;Nitriding the oxide film to form a first nitrogen accumulation region in a boundary region between the substrate and the oxide film; 상기 산화막 상에 질화막을 형성하는 단계;Forming a nitride film on the oxide film; 상기 질화막의 적어도 일부가 산소를 포함하도록 전환시켜 산화된 질화막을 형성하여 상기 산화막과 상기 산화된 질화막 사이의 경계 영역에 제2 질소 축적 영역을 형성하는 단계;Converting at least a portion of the nitride film to contain oxygen to form an oxidized nitride film to form a second nitrogen accumulation region in the boundary region between the oxide film and the oxidized nitride film; 상기 산화된 질화막 상에 전하 저장막을 형성하는 단계;Forming a charge storage film on the oxidized nitride film; 상기 전하 저장막 상에 블로킹 절연막을 형성하는 단계; 및Forming a blocking insulating layer on the charge storage layer; And 상기 블로킹 절연막 상에 게이트 전극을 형성하는 단계를 포함하되, 상기 산화막 및 상기 산화된 질화막은 유전막을 구성하는 비휘발성 기억 소자의 형성 방법.And forming a gate electrode on the blocking insulating film, wherein the oxide film and the oxidized nitride film constitute a dielectric film. 삭제delete 삭제delete 삭제delete 청구항 6에 있어서,The method of claim 6, 상기 블로킹 절연막은 상기 유전막 내에서 가장 높은 유전율을 갖는 부분 보다 더 높은 유전율을 가지는 절연막을 적어도 하나 포함하는 비휘발성 기억 소자의 형성 방법.And the blocking insulating film includes at least one insulating film having a higher dielectric constant than a portion having the highest dielectric constant in the dielectric film. 삭제delete 삭제delete 삭제delete 삭제delete 청구항 6에 있어서,The method of claim 6, 상기 산화된 질화막은 부분적으로 산화되는 비휘발성 기억 소자의 형성 방법.And the oxidized nitride film is partially oxidized. 청구항 6에 있어서,The method of claim 6, 상기 산화된 질화막은 완전히 산화되는 비휘발성 기억 소자의 형성 방법.And the oxidized nitride film is completely oxidized.
KR1020070071237A 2007-07-16 2007-07-16 Nonvolatile memory device and method for forming the same Active KR101338158B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070071237A KR101338158B1 (en) 2007-07-16 2007-07-16 Nonvolatile memory device and method for forming the same
US11/950,143 US20090020805A1 (en) 2007-07-16 2007-12-04 Non-volatile memory devices and methods of forming the same
US12/916,718 US8525275B2 (en) 2007-07-16 2010-11-01 Methods of forming non-volatile memory devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070071237A KR101338158B1 (en) 2007-07-16 2007-07-16 Nonvolatile memory device and method for forming the same

Publications (2)

Publication Number Publication Date
KR20090007977A KR20090007977A (en) 2009-01-21
KR101338158B1 true KR101338158B1 (en) 2013-12-06

Family

ID=40264124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070071237A Active KR101338158B1 (en) 2007-07-16 2007-07-16 Nonvolatile memory device and method for forming the same

Country Status (2)

Country Link
US (2) US20090020805A1 (en)
KR (1) KR101338158B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5425378B2 (en) * 2007-07-30 2014-02-26 スパンション エルエルシー Manufacturing method of semiconductor device
KR20100012482A (en) * 2008-07-29 2010-02-08 주식회사 하이닉스반도체 Method of forming a tunnel dielectric layer in a flash memory device
US10090389B2 (en) * 2016-10-25 2018-10-02 Gachon University Of Industry-Academic Cooperation Foundation Semiconductor memory device and fabrication method thereof
JP2020150171A (en) 2019-03-14 2020-09-17 キオクシア株式会社 Semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644397B1 (en) * 2005-04-07 2006-11-10 삼성전자주식회사 Thin film processing method and manufacturing method of nonvolatile memory cell using same
KR20060124001A (en) * 2005-05-30 2006-12-05 주식회사 하이닉스반도체 Manufacturing Method of Flash Memory Device
KR20070013223A (en) * 2005-07-25 2007-01-30 가부시끼가이샤 도시바 Nonvolatile semiconductor memory device, semiconductor device, and method for manufacturing nonvolatile semiconductor memory device

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63141A (en) 1986-06-19 1988-01-05 Fujitsu Ltd Semiconductor memory
US5424567A (en) * 1991-05-15 1995-06-13 North American Philips Corporation Protected programmable transistor with reduced parasitic capacitances and method of fabrication
US5270298A (en) * 1992-03-05 1993-12-14 Bell Communications Research, Inc. Cubic metal oxide thin film epitaxially grown on silicon
US5583067A (en) * 1993-01-22 1996-12-10 Intel Corporation Inverse T-gate semiconductor device with self-aligned punchthrough stops and method of fabrication
JP2901493B2 (en) 1994-06-27 1999-06-07 日本電気株式会社 Semiconductor memory device and method of manufacturing the same
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US5923056A (en) * 1996-10-10 1999-07-13 Lucent Technologies Inc. Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials
TW367612B (en) * 1996-12-26 1999-08-21 Hitachi Ltd Semiconductor device having nonvolatile memory and method of manufacture thereof
US5754477A (en) * 1997-01-29 1998-05-19 Micron Technology, Inc. Differential flash memory cell and method for programming
JPH118325A (en) 1997-04-25 1999-01-12 Nippon Steel Corp Nonvolatile semiconductor memory device, manufacturing method thereof, writing method thereof, reading method thereof, recording medium and semiconductor memory device
US6031263A (en) * 1997-07-29 2000-02-29 Micron Technology, Inc. DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate
US7154153B1 (en) * 1997-07-29 2006-12-26 Micron Technology, Inc. Memory device
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
JP2000114522A (en) * 1998-10-08 2000-04-21 Toshiba Corp Semiconductor device and manufacturing method thereof
US6163049A (en) * 1998-10-13 2000-12-19 Advanced Micro Devices, Inc. Method of forming a composite interpoly gate dielectric
US20040021170A1 (en) * 1999-03-24 2004-02-05 Caywood John M. Method and apparatus for injecting charge onto the floating gate of a nonvolatile memory cell
US6236076B1 (en) * 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
DE19926108C2 (en) 1999-06-08 2001-06-28 Infineon Technologies Ag Non-volatile semiconductor memory cell with a metal oxide dielectric and method for its production
WO2001006570A1 (en) * 1999-07-20 2001-01-25 Infineon Technologies Ag Non-volatile semiconductor memory cell and method for producing the same
US6465828B2 (en) * 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
KR100343210B1 (en) 1999-08-11 2002-07-10 윤종용 MNOS series memory using single electron transistor and fabrication method thereof
US6294436B1 (en) * 1999-08-16 2001-09-25 Infineon Technologies Ag Method for fabrication of enlarged stacked capacitors using isotropic etching
US6458677B1 (en) * 1999-10-25 2002-10-01 Advanced Micro Devices, Inc. Process for fabricating an ONO structure
JP4923318B2 (en) * 1999-12-17 2012-04-25 ソニー株式会社 Nonvolatile semiconductor memory device and operation method thereof
KR20010066386A (en) * 1999-12-31 2001-07-11 박종섭 Method of forming gate electrode of Flash memory
US6225646B1 (en) * 2000-01-14 2001-05-01 Advanced Micro Devices, Inc. Integrated circuit incorporating a memory cell and a transistor elevated above an insulating base
US6417537B1 (en) * 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
US6297517B1 (en) * 2000-02-28 2001-10-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
US6639835B2 (en) * 2000-02-29 2003-10-28 Micron Technology, Inc. Static NVRAM with ultra thin tunnel oxides
EP1183732A1 (en) * 2000-03-08 2002-03-06 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing the same
US6750502B1 (en) * 2000-03-21 2004-06-15 Micron Technology, Inc. Technique to quench electrical defects in aluminum oxide film
US6512274B1 (en) * 2000-06-22 2003-01-28 Progressant Technologies, Inc. CMOS-process compatible, tunable NDR (negative differential resistance) device and method of operating same
JP2003332467A (en) 2000-09-05 2003-11-21 Seiko Epson Corp Semiconductor device
JP4151229B2 (en) 2000-10-26 2008-09-17 ソニー株式会社 Nonvolatile semiconductor memory device and manufacturing method thereof
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US6602720B2 (en) * 2001-03-28 2003-08-05 Sharp Laboratories Of America, Inc. Single transistor ferroelectric transistor structure with high-K insulator and method of fabricating same
US20020182893A1 (en) * 2001-06-05 2002-12-05 International Business Machines Corporation Oxidation of silicon nitride films in semiconductor devices
US7087954B2 (en) * 2001-08-30 2006-08-08 Micron Technology, Inc. In service programmable logic arrays with low tunnel barrier interpoly insulators
US6963103B2 (en) * 2001-08-30 2005-11-08 Micron Technology, Inc. SRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US7476925B2 (en) * 2001-08-30 2009-01-13 Micron Technology, Inc. Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators
KR100463602B1 (en) 2001-12-29 2004-12-29 주식회사 하이닉스반도체 metal line of Nonvolatile Ferroelectric memory
US6674138B1 (en) * 2001-12-31 2004-01-06 Advanced Micro Devices, Inc. Use of high-k dielectric materials in modified ONO structure for semiconductor devices
US20030155605A1 (en) * 2002-02-15 2003-08-21 Macronix International Co., Ltd. EEPROM memory cell with high radiation resistance
US6791883B2 (en) * 2002-06-24 2004-09-14 Freescale Semiconductor, Inc. Program and erase in a thin film storage non-volatile memory
JP2004095918A (en) * 2002-08-30 2004-03-25 Fasl Japan Ltd Semiconductor storage device and method of manufacturing semiconductor device
US6858899B2 (en) * 2002-10-15 2005-02-22 Matrix Semiconductor, Inc. Thin film transistor with metal oxide layer and method of making same
KR20040054146A (en) 2002-12-17 2004-06-25 주식회사 하이닉스반도체 Method for forming a tunnel oxide and method for forming floating gate in flash memory device using the same
KR100973281B1 (en) 2003-06-10 2010-07-30 삼성전자주식회사 Sonos memory device and manufacturing method thereof
US6958511B1 (en) * 2003-10-06 2005-10-25 Fasl, Llc Flash memory device and method of fabrication thereof including a bottom oxide layer with two regions with different concentrations of nitrogen
KR100604846B1 (en) * 2004-04-23 2006-07-31 삼성전자주식회사 Memory device comprising a multilayer dielectric layer and a method of manufacturing the same
US7405125B2 (en) * 2004-06-01 2008-07-29 Macronix International Co., Ltd. Tunnel oxynitride in flash memories
DE102004054818B4 (en) * 2004-11-12 2009-02-26 Qimonda Ag Method for the reversible oxidation protection of microcomponents
US7208793B2 (en) * 2004-11-23 2007-04-24 Micron Technology, Inc. Scalable integrated logic and non-volatile memory
JP2006229195A (en) 2005-01-24 2006-08-31 Renesas Technology Corp Semiconductor nonvolatile memory device and manufacturing method thereof
US7704821B2 (en) * 2005-06-07 2010-04-27 Freescale Semiconductor, Inc. In-situ nitridation of high-k dielectrics
US8008214B2 (en) * 2005-12-16 2011-08-30 Samsung Electronics Co., Ltd. Method of forming an insulation structure and method of manufacturing a semiconductor device using the same
US20080001237A1 (en) * 2006-06-29 2008-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having nitrided high-k gate dielectric and metal gate electrode and methods of forming same
US20080079061A1 (en) * 2006-09-28 2008-04-03 Advanced Micro Devices, Inc. Flash memory cell structure for increased program speed and erase speed
US20080079111A1 (en) * 2006-09-29 2008-04-03 Tokyo Electron Limited Semiconductor devices containing nitrided high dielectric constant films

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644397B1 (en) * 2005-04-07 2006-11-10 삼성전자주식회사 Thin film processing method and manufacturing method of nonvolatile memory cell using same
KR20060124001A (en) * 2005-05-30 2006-12-05 주식회사 하이닉스반도체 Manufacturing Method of Flash Memory Device
KR20070013223A (en) * 2005-07-25 2007-01-30 가부시끼가이샤 도시바 Nonvolatile semiconductor memory device, semiconductor device, and method for manufacturing nonvolatile semiconductor memory device

Also Published As

Publication number Publication date
US8525275B2 (en) 2013-09-03
US20090020805A1 (en) 2009-01-22
US20110045647A1 (en) 2011-02-24
KR20090007977A (en) 2009-01-21

Similar Documents

Publication Publication Date Title
US7981786B2 (en) Method of fabricating non-volatile memory device having charge trapping layer
JP4594973B2 (en) Nonvolatile semiconductor memory device
JP5459650B2 (en) Memory cell of nonvolatile semiconductor memory device
US6835621B2 (en) Method of fabricating non-volatile memory device having a structure of silicon-oxide-nitride-oxide-silicon
KR101059643B1 (en) Nonvolatile Semiconductor Memory Device and Manufacturing Method Thereof
US8546216B2 (en) Nonvolatile semiconductor memory device and method of fabricating the same
KR100950477B1 (en) Method for manufacturing nonvolatile memory device having charge trap layer
US20060022252A1 (en) Nonvolatile memory device and method of fabricating the same
US8294200B2 (en) Non-volatile memory device
JP2009267366A (en) Semiconductor memory and method of manufacturing the same
JP2006114905A (en) Nonvolatile semiconductor memory device
US20090273021A1 (en) Semiconductor device and method for manufacturing the same
US8270216B2 (en) Semiconductor storage device and method of manufacturing the same
KR20080112972A (en) Nonvolatile Semiconductor Memory Device
KR101338158B1 (en) Nonvolatile memory device and method for forming the same
JP5150606B2 (en) Nonvolatile semiconductor memory device
JP2010263119A (en) Nonvolatile semiconductor memory device and manufacturing method thereof
US7510931B2 (en) Method of fabricating a nonvolatile memory device
US20070284652A1 (en) Semiconductor memory device
JP2010027967A (en) Method for manufacturing non-volatile semiconductor storage device
KR100685742B1 (en) Nonvolatile Memory Device and Manufacturing Method Thereof
JP2009283827A (en) Semiconductor memory device and method of fabricating the same

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 13

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000